DP
DeepTech
목차: Ch 0.7 인라인 계측 및 결함 검사 (CD-SEM / OCD)
Ch 0.7난이도 L4공학 정본 백서

인라인 계측 및 결함 검사 (CD-SEM / OCD)

In-line Metrology & Defect Inspection

정본 핸드북 원문

원자 현미경 및 산란 계측을 통한 1000단계 누적 수율 통계 관리

[CTO 특강 팩트북 연계] 물리 수식 유도, 장비 파라미터 및 독점 밸류체인 로우 데이터 수록.
팩트북 열람
관련 개체:klahitachi_high_techapplied_materials
연계 개념:monopoly

0.7 인라인 계측 및 결함 검사 (Metrology & Inspection)

💡
역할: 전공정(FEOL)·중간공정(MOL)·후공정(BEOL) 전 구간에 깔린 수율의 신경계. 리소가 ‘그리는 손’이라면, MI는 눈과 반사신경이다. 측정하지 못하는 파라미터는 공정 윈도우가 아니라 도박이다.
💡
- 계측 및 검사(Metrology & Inspection)는 전공정 장비 투자의 15%를 차지하는 반도체 수율의 시각 신경계입니다. 측정할 수 없는 나노 파라미터는 공정이 아니라 도박입니다. - 광학 광역 검사(Broadband Plasma, BBP)는 고속도로 헬리콥터처럼 300mm 웨이퍼 전면을 1시간 만에 스캔해 나노 티끌 의심 좌표를 전부 찾아냅니다. - 전자빔 리뷰(E-beam Review & CD-SEM)는 의심 지점으로 초정밀 블랙박스를 즉시 확대하여 ~1 nm 분해능·0.1 nm급 측정 재현성(precision)의 전자빔으로 실제 결함 여부와 선폭을 확정 판결합니다. - OCD(광학 임계치수) & 엘립소미트리는 빛의 위상차와 편광 변화를 역산하여 눈에 보이지 않는 3차원 깊은 트렌치와 원자 3개 두께의 산화막을 비파괴로 실시간 계측합니다.

🎨 눈으로 보는 핵심 구조도

💡 [3D 공학 정밀 구조도] 인라인 CD-SEM 전자빔 미세 패턴 계측(LER/LWR) 및 OCD 분광 타원계측 3D 단면 재구성

💡 [3D 공학 정밀 구조도] 인라인 CD-SEM 전자빔 미세 패턴 계측(LER/LWR) 및 OCD 분광 타원계측 3D 단면 재구성

💡
💡 [3D 공학 정밀 구조도] 초점 전자빔 CD-SEM 라인 에지 거칠기(LER/LWR) 실시간 계측 및 편광 UV 레이저 산란 OCD 기반 3D 나노 그레이팅 프로파일 복원
검사 계층 및 대상 막질주 검사 방식 및 측정 파라미터주요 탐지 결함 모드대표 검사 장비 및 기술
최상부 PR / 하드마스크ADI (After Develop Inspection) 광학 고속 스캔패턴 쓰러짐(Pattern Collapse), 잔여물(Scum), 디포커스광대역 플라즈마(BBP) 암시야/명시야 광학 검사기
게이트 / 나노시트 패턴AEI (After Etch Inspection) 임계 선폭 계측선폭(CD) 산포, 나노 브리지 합선, 라인 단선고분해능 전자빔 계측기 (CD-SEM)
ILD 절연막 / 박막 다층편광 반사율 및 위상차 스펙트럼 분석박막 두께(d), 굴절률(n), 소광계수(k) 정밀 계측분광 엘립소메트리 (Spectroscopic Ellipsometry)
깊은 콘택 / 관통 비아전압 콘트라스트 (Voltage Contrast, VC) 분석깊은 비아 홀 바닥의 언더에치(Under-etch), 단선(Open)고랜딩에너지 전자빔 결함 리뷰기 (e-beam Review)
3D 나노 구조 격자광학 스캐터로메트리 회절 신호 RCWA 역산측벽 경사각(SWA), 높이, 바닥 라운딩 3D 프로파일OCD (Optical Critical Dimension) 장비

2. 인라인 계측 3대 모달리티 대조: BBP 광학 결함 검사 vs CD-SEM 전자빔 계측 vs OCD 분광 스캐터로메트리

💡 [3대 인라인 계측 모달리티 대조 배너] BBP 광학 검사(Broadband UV 190~450nm) vs CD-SEM(~1 nm 분해능·0.1 nm급 측정 재현성 전자빔) vs OCD(RCWA 역해석 3D 입체 프로파일)

💡 [3대 인라인 계측 모달리티 대조 배너] BBP 광학 검사(Broadband UV 190~450nm) vs CD-SEM(~1 nm 분해능·0.1 nm급 측정 재현성 전자빔) vs OCD(RCWA 역해석 3D 입체 프로파일)

*<b>💡 [3대 인라인 계측 모달리티 대조 배너] 물리 원리 · 스루풋(wph) · 측정 파라미터 및 주요 응용 레이어 비교</b>*

3. 수율 모델 진화사 및 칩렛 분할 패러다임: 포아송 모델 → 머피 모델 → 네거티브 이항 모델 → 칩렛(Chiplet) 아키텍처

💡 [수율 모델 진화사 및 칩렛 분할 패러다임 인포그래픽] 1단계 포아송 모델(Y=exp(-AD₀)) → 2단계 네거티브 이항 모델(군집화 α≈2) → 3단계 칩렛 분할(단일 다이 800mm² 수율 12% → 4다이 200mm² 수율 78% 극적 반등)

💡 [수율 모델 진화사 및 칩렛 분할 패러다임 인포그래픽] 1단계 포아송 모델(Y=exp(-AD₀)) → 2단계 네거티브 이항 모델(군집화 α≈2) → 3단계 칩렛 분할(단일 다이 800mm² 수율 12% → 4다이 200mm² 수율 78% 극적 반등)

*<b>💡 [수율 모델 진화사 및 칩렛 분할 패러다임 인포그래픽] 결함 군집화 물리 통계와 고비용 초대형 AI 가속기 칩렛 분할 경제학</b>*

4. 인라인 결함 검사 및 APC(고급 공정 제어) 6단계 폐루프 플로우

💡 [인라인 계측 및 APC 제어 폐루프 시퀀스] BBP 광역 스캔 → 결함 좌표 KLARF 생성 → e-Beam 고해상도 리뷰 → ADC 인공지능 결함 분류 → 스캐터로메트리/CD-SEM 정밀 측정 → APC 피드백/피드포워드 및 판정 게이트

💡 [인라인 계측 및 APC 제어 폐루프 시퀀스] BBP 광역 스캔 → 결함 좌표 KLARF 생성 → e-Beam 고해상도 리뷰 → ADC 인공지능 결함 분류 → 스캐터로메트리/CD-SEM 정밀 측정 → APC 피드백/피드포워드 및 판정 게이트

*<b>💡 [인라인 계측 및 APC 제어 폐루프 시퀀스] KLA 39xx / Archer / Hitachi CD-SEM 기반 인라인 결함 탐지 및 로트 판정 폐루프</b>*

5. 인라인 계측·검사 4대 핵심 결함 물리 및 엔지니어링 극복 트리

💡 [MI 4대 물리 결함 극복 트리] 전하 축적 왜곡(Charge Up) · 얕은 표면 손상(Beam Damage) · 복잡 3D 비아 바닥 미식각(Aspect Ratio Trap) · 광학 회절 한계(Diffraction Limit) 극복 로드맵

💡 [MI 4대 물리 결함 극복 트리] 전하 축적 왜곡(Charge Up) · 얕은 표면 손상(Beam Damage) · 복잡 3D 비아 바닥 미식각(Aspect Ratio Trap) · 광학 회절 한계(Diffraction Limit) 극복 로드맵

*<b>💡 [MI 4대 물리 결함 극복 트리] 플로팅 저전압 전자빔, 광대역 편광 분광 타원계측, 딥러닝 ADC 및 비파괴 고속 폐루프 체계</b>*

1. 왜 MI가 전공정 투자의 ~15%인가

1.1 수율 방어가 곧 감가상각 방어

선진 로직 팹(N3/N2급)에서 웨이퍼 한 장의 누적 공정비는 수천~1만 달러 이상이다. 수율 1%p는 연간 억~십억 달러 단위다. MI 장비 한 대가 수억~수천만 달러여도, 한 분기 excursion을 하루 빨리 잡으면 본전이다.

비용 축현실
미검출 킬러 디펙트후단에서 전기 테스트로 발견 → 이미 수십 공정 낭비
과검출(false positive)라인 정지·재작업·엔지니어 공수
샘플링 과소로트 단위 excursion을 놓침
샘플링 과다사이클 타임·CoO 폭증

최적점은 ‘전수 검사’가 아니라 ‘통계적으로 킬러를 놓치지 않는 커버리지’다. 그래서 팹은 고속 광학 전수 + 저속 e-beam 핫스팟 이원 체제를 쓴다.

1.2 파괴 검사의 불가능성

TEM/FIB 단면은 금본위 진실이다. 그러나:

한 점 자르면 그 다이는 죽는다.

처리량은 일 수 장~수십 점. 양산 피드백이 아니다.

GAA 나노시트·3D NAND 200+단은 단면 위치 오차만으로도 해석이 갈린다.

따라서 양산은 비파괴 프록시에 산다.

진실 (golden)양산 프록시역할
TEM 단면 프로파일OCD 역산3D 형상 모니터링
XPS/SIMS 조성엘립소 n, k박막 두께·밀도
전기 수율광학/e-beam 디펙트 맵조기 경보
CD-TEMCD-SEM선폭 관리

프록시가 틀리면 APC가 틀린 방향으로 공정을 민다. 모델 캘리브레이션(TEM 앵커)이 MI의 숨은 핵심인 이유다.

1.3 수율 모델과 결함 클러스터링 수식 (Poisson vs Negative Binomial)

웨이퍼 내 결함 밀도 D₀ (defects/cm²)와 칩 면적 A (cm²)가 주어졌을 때, 칩이 정상 작동할 확률(수율 Y)을 예측하는 표준 모델이다.

포아송 수율 모델 (Poisson Yield Model — 결함이 무작위 독립 분포할 때):

💡
📐 Y_Poisson = exp(-A · D₀)

네거티브 이항 수율 모델 (Negative Binomial / Stapper 모델 — 결함 군집화 고려):

💡
📐 Y_NB = (1 + A · D₀ / α)⁻ᵅ

여기서 α는 결함 클러스터링 파라미터(α → ∞이면 포아송 모델로 수렴, 통상 팹 α ≈ 1~ 3).

수율 예측 수학 모델수식 관계결함 분포 물리적 가정대형 칩렛(> 600 mm²) 수율 영향
포아송 모델 (Poisson)Y = e^-D₀ A결함이 웨이퍼 전면에 무작위(Random) 균일하게 발생다이 면적이 커질수록 수율이 지수함수적으로 0%로 폭락 (비현실적 과소평가)
시즈 모델 (Seeds)Y = 1 / (1 + D₀ A)결함 밀도가 지수 분포(Exponential)를 따른다고 가정포아송보다 완화된 1차 분수 감쇠 예측
머피 모델 (Murphy)Y = [(1 − e^(−D₀A)) / (D₀A)]²결함 밀도가 삼각 분포(Triangular)를 따른다고 가정포아송 대비 대형 다이 수율을 현실적으로 완화 예측
네거티브 이항 (Stapper) 모델Y = (1 + (D₀ A / α))^-α결함이 특정 영역에 뭉치는 군집화(Clustering, α ≈ 2) 반영결함이 한 칩에 몰려서 발생하므로 대형 풀다이에서도 잔여 칩 생존 수율 현실적 방어

직관적 비유와 치명적 교훈:

화살(결함) 10발이 과녁판에 무작위로 꽂힐 때, 과녁(칩 면적 A)이 작으면 화살을 피해 살아남는 과녁이 많지만 과녁이 거대하면 100% 명중당해 사망한다.

초대형 AI 칩(A > 800 mm², Nvidia H100/Blackwell)을 단일 다이로 찍으면 수율이 바닥을 기기 때문에, 칩을 작은 단위(Chiplet)로 쪼개어 패키징하는 이유가 바로 이 수식 때문이다!

1.4 어디에 15%가 쓰이는가

전형적인 로직 모듈 투자에서 MI는 다음을 먹는다.

패터닝마다: ADI/AEI 검사, overlay, CD

증착마다: 두께·n,k, 파티클

식각마다: CD, 프로파일, residue

CMP마다: 잔막, dishing, scratch

마스크 숍: 레티클 검사 (KLA + Lasertec actinic)

리소·에치·증착이 ‘근육’이라면 MI는 근방추(spindle)다. 근육만 키운 팹은 수율 램프가 느리다.

팹 전공정 장비 카테고리설비 투자(CapEx) 비중주력 장비군 및 글로벌 선도 벤더공정 수율 지렛대 역할
노광 리소그래피 (Lithography)25 ~ 35%ASML (High-NA EUV, NXE EUV, ArFi)한계 미세 선폭 결정 (팹 최대 단일 투자액)
식각 및 박막 증착 (Etch / Thin Film)25 ~ 30%Lam Research, Tokyo Electron, Applied Materials, ASM3D 수직 채널 관통 및 원자층 박막 정합 형성
계측 및 결함 검사 (MI / PC)12 ~ 18%KLA, Onto Innovation, Applied Materials수율(Yield) 조기 램프업을 결정짓는 핵심 지렛대
연마 / 세정 / 이온주입 / 기타15 ~ 20%Applied Materials, Axcelis, TEL, SCREEN표면 원자 평탄화, 금속 오염 제거 및 정밀 불순물 도핑

2. 팹 안의 눈 — 전체 아키텍처

2.1 계측(Metrology) vs 검사(Inspection)

MetrologyInspection
질문얼마인가? (CD, overlay, t, n)이상한가? (파티클, 브리지, 보이드)
출력숫자 + 불확도좌표 + 이미지 + 클래스
샘플링스크라이브/고정 사이트다이 전면 또는 핫스팟
실패 모드바이어스, 모델 오차미검출, 과검출, ADC 오분류

둘은 한 루프로 묶인다. 검사가 “여기 이상하다”고 찍으면 계측이 “공정이 얼마만큼 틀어졌는지”를 수치화하고, APC가 에처/스캐너에 피드한다.

2.2 ASCII — 인라인 MI가 보는 단면도

검사 계층 및 대상 막질주 검사 방식 및 측정 파라미터주요 탐지 결함 모드대표 검사 장비 및 기술
최상부 PR / 하드마스크ADI (After Develop Inspection) 광학 고속 스캔패턴 쓰러짐(Pattern Collapse), 잔여물(Scum), 디포커스광대역 플라즈마(BBP) 암시야/명시야 광학 검사기
게이트 / 나노시트 패턴AEI (After Etch Inspection) 임계 선폭 계측선폭(CD) 산포, 나노 브리지 합선, 라인 단선고분해능 전자빔 계측기 (CD-SEM)
ILD 절연막 / 박막 다층편광 반사율 및 위상차 스펙트럼 분석박막 두께(d), 굴절률(n), 소광계수(k) 정밀 계측분광 엘립소메트리 (Spectroscopic Ellipsometry)
깊은 콘택 / 관통 비아전압 콘트라스트 (Voltage Contrast, VC) 분석깊은 비아 홀 바닥의 언더에치(Under-etch), 단선(Open)고랜딩에너지 전자빔 결함 리뷰기 (e-beam Review)
3D 나노 구조 격자광학 스캐터로메트리 회절 신호 RCWA 역산측벽 경사각(SWA), 높이, 바닥 라운딩 3D 프로파일OCD (Optical Critical Dimension) 장비

2.3 검사·계측 프로세스 플로우

💡
MI/PC 6대 계측·검사 체계 요약: - 빛으로 지도를 그리고 (BBP 광학 검사) - 전자로 판결하며 (e-beam Review / VC 전압 콘트라스트) - 자로 재고 (CD-SEM 나노 선폭 계측) - 그림자로 입체를 역산하고 (OCD 스캐터로메트리) - 편광으로 원자를 재고 (Ellipsometry 분광 엘립소메트리) - 소프트웨어로 다음 로트를 민다 (ADC 자동 결함 분류 + APC 고급 공정 제어)

측정 예산 15%는 보험이 아니라 공정 제어의 본체다. 눈을 깎은 팹은 근육만 남은 선수와 같다.

📐 이론을 지탱하는 3대 수식과 직관적 물리

인라인 계측은 전자의 파동성 분해능과 편광 반사 역산, 그리고 확률론적 수율 통계의 결합이다.

[수식 1] 전자빔 드브로이 파장 및 SEM 극한 분해능 (de Broglie Wavelength)

광학 현미경의 빛 회절 한계를 깨고 원자 단위 선폭을 측정하는 전자선의 파장:

💡
📐 λ_e = h / √(2 · m_e · q · V_acc)

V_acc = 1 kV 가속 전압에서 전자의 물질파 파장은 λ_e ≈ 0.039 nm (가시광선의 1/10,000)

광학 렌즈로는 구별할 수 없는 2 nm 게이트 선폭과 나노 라인 에지 거칠기(LER)를 ~1 nm 분해능·0.1 nm급 측정 재현성(precision)으로 실측 (LER 정밀 계측은 CD-AFM·OCD 병용)

직관적 비유 (농구공 더미와 좁쌀 탄환):

커다란 농구공(가시광선 파장 500 nm)으로는 손톱만 한 틈새를 더듬어볼 수 없지만, 극미세 좁쌀(전자선 파장 0.04 nm)을 쏘아 튕겨 나오는 각도를 읽으면 나노 틈새의 형태를 완벽하게 그려낼 수 있습니다.

[수식 2] 타원계측법 반사율 비 기본 방정식 (Ellipsometry)

빛이 나노 박막 표면에서 반사될 때의 p편광과 s편광의 위상차(Δ) 및 진폭비(Psi):

💡
📐 ρ = tan(Psi) e^iΔ = (r_p / r_s)

반사광의 편광 타원율을 정밀 측정하여, 맥스웰 방정식 역해석을 통해 단 0.1 nm 두께의 게이트 산화막 두께와 굴절률(n), 소멸계수(k)를 비파괴로 실시간 추출

직관적 비유 (물웅덩이 표면의 무지개 기름막):

아스팔트 물웅덩이에 뜬 얇은 기름막이 햇빛을 받아 무지개색으로 빛나듯, 반사된 편광의 뒤틀림 각도를 역산하여 눈에 보이지 않는 원자 몇 겹의 산화막 두께를 1초 만에 알아냅니다.

[수식 3] 포아송 결함 수율 모델 (Poisson Yield Model)

웨이퍼 면적과 치명적 결함(Killer Defect) 밀도 사이의 경제학적 수율 방정식:

💡
📐 Y = exp(-D₀ · A_die)

D₀: 단위 면적당 치명적 결함 수 (Defect Density, defects/cm²)

A_die: 개별 칩(다이)의 면적 (AI 가속기 다이는 800 mm²로 거대함)

다이 면적이 넓어질수록 수율 Y는 지수함수적으로 폭락하므로, 광학 검사(BBP)를 통한 결함 조기 박멸이 팹의 생사를 결정

직관적 비유 (소나기 속 우산 맞추기 게임):

하늘에서 날아오는 빗방울(결함)의 밀도가 같을 때, 손바닥만 한 스마트폰 칩은 비를 피해 살아남기 쉽지만 쟁반만 한 거대 AI 칩은 한 방울이라도 맞을 확률이 100%에 달해 수율이 수직 낙하합니다.

🔗 관련 링크

핸드북 교차 참조: 0.1 리소그래피 · 0.2 식각 · 0.3 박막 · 0.5 CMP · 6.2 글로벌 밸류체인

📖
[[00_Handbook_Map|전체 반도체 핸드북 종합 목차(MOC)로 돌아가기]]

연계 실시간 산업 동향

총 6건

※ 해당 개념의 24시간 내 직접 속보가 없어 반도체 공학 편 대표 실시간 공급망 뉴스를 연동합니다.

디일렉10. 2.

SK하이닉스, 세계 최초 16단 HBM4 양산 출하 개시… TSMC CoWoS-L 공정 직결

SK하이닉스가 6세대 HBM4 16단 48GB 모듈 양산에 돌입했다. 베이스 다이에 TSMC 3나노 파운드리 공정을 적용하고 Cu-Cu 하이브리드 본딩을 결합하여 대역폭 2.2TB/s를 달성했다.

HBM4 16단 양산 및 베이스다이 로드맵원문
SemiAnalysis10. 2.

ASML, 차세대 0.55 High-NA EUV 노광기 'EXE:5200' 2026 출하 가속… 인텔·TSMC 14A 도입 경쟁

ASML이 시간당 웨이퍼 220매를 처리하는 0.55 NA High-NA EUV 상용 모델 EXE:5200 양산 라인 가동을 알렸다. 인텔 14A와 TSMC A14 공정의 2026-2027 도입 선점이 가시화된다.

High-NA 0.55NA 노광기 상용 출하원문
전자신문10. 1.

TSMC, 2나노(N2) GAA 공정 양산 수율 70% 돌파… 애플 A19 Pro 전량 단독 생산 확정

TSMC 신주 바오산 20팹의 2nm 나노시트(GAA) 공정 수율이 70%대에 안착하며 애플 차세대 AP A19 Pro 양산에 들어갔다. 고성능 HPC 고객사를 겨냥한 N2P 및 후면전력 A16 준비도 순항 중이다.

2nm GAA 나노시트 양산 수율원문
전자신문10. 1.

석 달 만에 '사상 최대'…'60조' 마이크론, 다음은 '190조' 삼전닉스

미국 메모리 반도체 기업 마이크론테크놀로지가 사상 최대 분기 실적을 기록했다. 인공지능(AI) 데이터센터 투자 확대가 메모리 수요를 끌어올린 결과다. 다음 분기 실적 전망도 시장 기대를 웃돌았다. 메모리 슈퍼사이클에 대한 기대감이 커지는 가운데 시장의 시선은 삼성...

반도체 공급망 관련원문
DIGITIMES Tech10. 1.

TSMC, AI 가속기 수요 폭증에 CoWoS 인터포저 생산능력 월 6.5만 장으로 긴급 증설

엔비디아 블랙웰 및 커스텀 ASIC 수요 확대에 따라 TSMC 타이난 첨단 패키징 6공장의 CoWoS-L/S 라인을 풀가동하고, 2026년 말까지 월 생산능력을 기존 목표치 대비 25% 상향했다.

CoWoS-L 2.5D 인터포저 증설원문
디일렉10. 1.

삼성전기·SKC, 2026 차세대 글라스 기판 파일럿 라인 가동… 대면적 칩렛 패키징 패러다임 전환

유기 기판(FC-BGA)의 휨 현상과 미세 피치 한계를 극복하는 글라스 기판이 양산 검증에 들어갔다. TGV(Through Glass Via) 가공 수율 개선으로 AI 가속기용 기판 공급망 진입이 임박했다.

TGV 글라스 기판 파일럿 양산원문

Deep Dive 연계 학술 논문

총 5편
arXiv:2603.098812026. 3.

4nm FinFET 로직 위에 16MB 저항변화메모리(RRAM)를 적층한 즉시 켜짐(Instant-On) 3D 프로세서

S. Mitra, H.-S. P. Wong, M. M. Sabry et al.

4nm FinFET 상단 배선층에 16MB 비휘발성 RRAM을 모놀리식 3D 적층하여 메모리 버스 지연을 원천 제거하고, 12ns 내에 전체 시스템 체크포인트를 완료하는 무대기 전력 프로세서를 시연했다.

도메인: 반도체 공학 편PDF 원문 열람
arXiv:2602.051062026. 2.

희석 냉동기 15mK 극저온에서 밀리와트급 전력으로 구동되는 64-큐비트 제어용 28nm CMOS IC

E. Charbon, F. Sebastiano, M. Babaie et al.

초전도 양자 프로세서 냉동기 스테이지에 직접 장착되어 2.4 mW 미만의 극소 전력만 소비하면서 64개 큐비트를 99.85% 충실도로 정밀 펄스 제어하는 28nm Cryo-CMOS 컨트롤러 IC를 개발했다.

도메인: 반도체 공학 편PDF 원문 열람
arXiv:2602.031092026. 2.

14A 노드를 위한 서브 30nm TSV 피치 및 매립형 전력 레일 기반 후면전력공급망(BSPDN)

A. Veloso, G. Sankar, E. Beyne et al.

루테늄 매립형 전력 레일(Buried Power Rail)과 30nm 이하 나노 TSV를 연결한 완전한 후면전력망으로 전원선 저항을 68% 절감하고 14A 마이크로프로세서의 전면 라우팅 병목을 완전히 해소했다.

도메인: 반도체 공학 편PDF 원문 열람
arXiv:2601.144122026. 1.

400단 이상 3D 낸드 채널홀 식각을 위한 120:1 종횡비 극저온(-80℃) 플라즈마 HARC 공정

M. Schaepkens, T. Lill, K. Kanarik et al.

웨이퍼 스테이지 온도를 -80℃로 제어하는 고밀도 불화탄소 유도결합 플라즈마 식각을 통해 보잉(bowing) 결함 없이 120:1 종횡비의 ON 수직 홀을 상온 대비 2.8배 빠른 속도로 관통했다.

도메인: 반도체 공학 편PDF 원문 열람
arXiv:2603.081202026. 6.

3nm CMOS BEOL 배선층에 직접 집적된 10^12 내구성의 0.45V 비휘발성 강유전체 D램(FeRAM)

K. Ni, S. Dutta, S. S. Cheema et al.

3nm 파운드리 로직 금속 배선층 사이에 내장된 1T1C 강유전체 Hf0.5Zr0.5O2 RAM 어레이로, 0.45V 저전압 쓰기와 2.8ns 고속 접근 및 10^12회 사이클까지 피로 열화 없는 동작을 입증했다.

도메인: 반도체 공학 편PDF 원문 열람