IGBT 전도도 변조 및 슈퍼정션 소자

5.3 IGBT 전도도 변조 및 슈퍼정션 MOSFET — 고전압 스위치가 ‘고속도로’를 뚫는 법

💡 3초 핵심 요약

IGBT는 고속도로를 빈 차로(전자만) 두지 않고, 반대 방향 트럭(정공)을 같이 태워 차선이 꽉 차게 만드는 기술이다. 전자·정공이 쌍으로 채워지면 드리프트는 고저항 반도체가 아니라 거의 금속처럼 통한다. 대신 출구에서 트럭을 빼내는 데 시간이 걸려 턴오프가 느리다.

슈퍼정션 MOSFET은 트럭을 안 태운다. 대신 도로를 전자 차선(N-pillar)과 정공 차선(P-pillar)을 교대로 깐 복층 도로로 만들어, 전압을 옆으로도 버티게 한다. 같은 내압이면 드리프트를 훨씬 얇고 진하게 도핑할 수 있어 고속·저손실 MOSFET이 된다. 대신 팹에서 전하 균형(charge balance) 을 나노미터·도핑 원자 수 단위로 맞춰야 한다.

한 줄로: IGBT = 전도도 변조(느리고 싸게 대전류), SJ MOSFET = 전하 균형(빠르고 효율적인 중전압).

🎨 눈으로 보는 구조 비교

💡 [3D 공학 정밀 구조도] 고전압 전력 반도체 비교: 수주(P/N 필러) 전하 균형 슈퍼정션 MOSFET(드레인-소스) vs 전도도 변조 트렌치 IGBT(컬렉터-에미터)

평면/트렌치 MOSFET vs IGBT vs 슈퍼정션

flowchart TD
    subgraph IGBTOnState ["IGBT 순방향 도통 상태의 전도도 변조 (Conductivity Modulation)"]
        GATE["게이트 전압 V_GE > V_th 인가: nMOS 채널 형성"]
        E1["에미터(캐소드)에서 채널을 통해 N- 드리프트 영역으로 전자(e-) 대량 주입"]
        COL["p+ 컬렉터(애노드)에서 N- 드리프트층으로 정공(h+) 대량 주입 (p-n-p BJT 동작)"]
        MOD["플라즈마 상태 형성: 고밀도 전자-정공 쌍이 두꺼운 드리프트층을 가득 채움<br/>(드리프트 저항이 1/1000 수준으로 붕괴! V_CE,sat ≈ 1.5V 극소화)"]
        GATE --> E1 --> MOD
        COL --> MOD
    end

팹 관점: SJ 기둥을 어떻게 쌓는가 (멀티 에피 + 임플란트)

flowchart TD
  A[고저항 N- 기판 / N+ 위에 N- 에피] --> B[P-pillar 마스크 + 고에너지 B 임플란트]
  B --> C[N-에피 성장 수 μm]
  C --> D[같은 마스크로 B 임플란트 반복]
  D --> E{목표 두께?}
  E -->|아니오| C
  E -->|예| F[드라이브인 확산으로 기둥 연결]
  F --> G[트렌치/평면 게이트 + p-body + n+]
  G --> H[전하 균형 계측 C-V / 항복 맵]
  H --> I{Qn ≈ Qp?}
  I -->|어긋남| J[임플란트 도즈/에피 농도 보정]
  J --> B
  I -->|OK| K[패시베이션 · 후면 그라인드 · 메탈]

대체 공정: 딥 트렌치 식각 → p-에피 매립 → CMP (Infineon/STM 후기 세대, 일본 일부). 멀티 에피보다 스텝은 적지만 트렌치 테이퍼·보이드·CMP 디싱이 수율을 가른다.

🔍 왜 필요한가? — 실리콘 한계와 두 갈래 탈출

1) 유니폴라 한계: “내압을 올리면 저항이 제곱 이상으로 뛴다”

고전압 MOSFET의 내압은 거의 전부 N-drift가 담당한다. 항복을 올리려면

해야 한다. 온저항 Ron,sp 는 대략 내압의 2.5승에 비례한다는 경험칙(실리콘 한계선)이 있다. 600 V급 평면 MOSFET을 그대로 키우면 칩이 커지고, 게이트 전하도 늘고, 도통 손실이 감당이 안 된다. PFC, 서버 PSU, 인버터가 요구하는 수백 kHz·고효율과는 충돌한다.

2) 바이폴라의 유혹과 광폭주

사이리스터·BJT는 이미 전도도 변조로 대전류를 잘 통한다. 문제는 게이트가 전류 구동이고, 래치(latch-up) 와 2차 항복이 무섭다는 것. 모터 드라이브가 원하는 것은 “MOS처럼 전압으로 켜고, BJT처럼 잘 통하는” 하이브리드였다. 그것이 IGBT(Insulated Gate Bipolar Transistor)다. 1980년대 GE·RCA·미쓰비시의 경쟁 속에서, MOS 게이트 + PNP 컬렉터라는 구조가 정착했다.

3) MOSFET을 포기하지 않는 길: 슈퍼정션

IGBT는 변조 때문에 테일 전류(tail current) 가 남는다. 턴오프마다 드리프트에 쌓인 정공을 재결합으로 없애야 해서, 수십~수백 kHz 이상에선 스위칭 손실이 폭발한다. 가전 PFC, 서버 토템폴, 태양광 부스트처럼 하드 스위칭·고주파 구간은 MOSFET이 더 맞다. 1990년대 Infineon CoolMOS가 보여 준 것은, 가로 방향 공핍을 설계에 넣으면 실리콘 한계선을 5~10배 아래로 끌어내릴 수 있다는 사실이었다.

정리하면 시장은 이렇게 갈렸다.

📐 이론을 지탱하는 3대 수식과 직관적 물리

1. 전도도 변조(Conductivity Modulation)와 고준위 주입(High-Level Injection) 방정식

드리프트 고저항 실리콘을 순식간에 도체 금속선 수준으로 변화시키는 물리적 원리입니다.

일반 고전압 MOSFET은 600V 내압을 견디기 위해 드리프트 층을 매우 두껍고 묽게(ND ≈ 10¹⁴ cm⁻³) 도핑해야 하므로 온저항이 엄청납니다. 반면 IGBT는 애노드(P⁺)에서 정공을 대량 주입하여 드리프트 층 내부의 캐리어 농도를 배경 도핑 대비 100~ 1000배 높은 p(x) ≈ n(x) ≈ 10¹⁶~ 10¹⁷ cm⁻³ 수준으로 폭증시킵니다(고준위 주입). 이에 따라 실효 비저항이 수백 배 격감하여, 작은 칩 면적으로도 수백 암페어(A)의 대전류를 통전 손실 없이 흘릴 수 있습니다.

2. 슈퍼정션(Superjunction) RESURF 완전 전하 균형 조건식

실리콘의 1차원 유니폴라 한계선(R_on, sp ∝ V_B^2.5)을 파괴하고 V_B^1.0 ~ 1.32 선형 스케일링을 달성하는 수학적 근거입니다.

기존 MOSFET은 세로 방향으로만 전계가 삼각형 형태로 걸려 항복 전압이 두께의 제곱에 비례했습니다. 하지만 슈퍼정션은 N-pillar와 P-pillar의 도핑량(Q_n, Q_p)을 1% 오차 이내로 완벽히 일치시키면, 전압 인가 시 양 기둥이 수평 방향으로 즉시 완전 공핍됩니다. 그 결과 소자 내부의 수직 전계 분포가 직사각형(균일 평탄) 형태로 유지되어, 동일한 내압(600~ 900V)을 유지하면서도 드리프트 두께를 대폭 줄이고 도핑 농도를 5~10배 높여 온저항(R_on, sp)을 80% 이상 격감시킵니다.

3. IGBT 턴오프 테일 전류(Tail Current) 및 스위칭 턴오프 손실 모델

IGBT의 최대 약점인 턴오프 지연과 스위칭 손실을 지배하는 수명 제어 수식입니다.

게이트 전압을 꺼서 MOS 채널을 닫아도 드리프트 층에 갇힌 방대한 정공들은 재결합 수명(τ_SRH)이 다할 때까지 천천히 빠져나가며 '꼬리(테일) 전류'를 만듭니다. 최신 Field-Stop(FS) 기술은 웨이퍼 후면을 50~ 100μm로 극한 연마한 뒤 고농도 N+ 버퍼(Field Stop층)를 얇게 삽입함으로써, 공핍층이 버퍼에 닿는 순간 잔류 정공을 초고속으로 흡수·소멸시켜 τ_eff와 턴오프 손실(E_off)을 70% 이상 절감합니다.

⚙️ 심층 작동 메커니즘 & 팹 단위 공정

A. IGBT — 전도도 변조를 설계하는 일

#### 작동을 현장 언어로

1. 게이트 ON: p-body 표면에 n-채널이 열린다. 이미터(n+)에서 전자가 N-drift로 들어간다. 2. 컬렉터(P+) 순바이어스: 전자가 컬렉터 쪽에 도착하면 P+/N 접합이 순방향이 되고 정공이 대량 주입된다. 3. 고준위 주입(high-level injection): drift 안의 전자·정공 농도가 배경 도핑 ND 보다 훨씬 커진다. 전기적 중성 조건 n ≈ p + ND ≈ p 때문에 둘이 같이 올라간다. 4. 저항 붕괴: 전도도는 σ = q(μ_n n + μ_p p) 로 치솟는다. 600 V 칩이 수 mΩ~수십 mΩ로 “금속처럼” 통한다. 5. 게이트 OFF: 채널이 닫혀 전자 공급이 끊긴다. 그러나 정공은 당장 나갈 곳이 없다. 재결합·확산으로 빠질 때까지 테일 전류가 흐른다. 이 시간이 t_tail 이고, 스위칭 손실의 본체다.

비유를 한 단계 더: 창고(드리프트)에 물건을 가득 채우면 운반은 쉽지만(낮은 Ron), 문을 잠근 뒤에도 재고를 비우는 데 시간이 걸린다(테일).

#### 수명(lifetime) 엔지니어링 — 팹의 핵심 레버

테일을 줄이려면 재결합을 빨리 시켜야 한다. 그러나 재결합을 너무 빨리 시키면 온전압 V_CE,sat 이 올라간다. 이것이 IGBT의 영원한 트레이드오프 V_CE,sat vs E_off 이다.

현장 수단:

#### 구조 세대 — NPT → PT → FS/Trench → RC-IGBT

#### 실제 팹 플로우 (1200 V FS-Trench IGBT, 개념)

1. 고저항 FZ(float-zone) 또는 MCZ 웨이퍼. CZ는 산소·열공여체 때문에 고전압에 불리. 전력은 FZ가 기본. 2. palnar/trench 전면 공정: 게이트 산화(~50–100 nm, 로직보다 두꺼움 — 15–20 V 게이트), 폴리, p-body(B), n+ emitter(As/P), 층간 절연, 이미터 컨택(Ti/TiN/AlCu 또는 W plug). 3. 트렌치 에칭: Bosch 또는 고이방성 HBr/Cl₂ 플라즈마. 깊이 5–8 μm, 폭 1 μm 전후. 트렌치 바닥의 라운딩이 전계 집중을 가른다. 날카로우면 게이트 산화 신뢰성(TDDB)이 죽는다. 4. 후면 그라인드 + 스트레스 릴리프 에칭 (TMAH 또는 드라이). 목표 두께 예: 600 V ≈ 50–70 μm, 1200 V ≈ 110–140 μm. 이 두께가 내압과 V_CE,sat 을 동시에 결정. 5. 후면 임플란트: n-FS (P 또는 H 관련 도너), p+ collector (B). 에너지는 얇은 웨이퍼를 뚫지 않게 초저에너지 + 레이저 어닐 조합이 흔하다. 6. 레이저 어닐 (LTA): 전면 소자가 이미 완성된 상태에서 후면만 녹여 활성화. 그린/IR 레이저, 용융 깊이 수백 nm~수 μm. 과하면 웨이퍼가 워페이지로 깨진다. 7. 후면 메탈: Al/Ti/Ni/Ag 또는 Au 스택. 모듈 솔더/신터(Ag sinter) 호환이 고객 스펙. 8. lifetime 조사 + 안정화 어닐. 9. 테스트: V_CES, V_CE,sat @ 정격 전류, E_on/E_off, 단락 SOA (10 μs 전형), V_GE,th 분포.

장비 스케치: 전면은 로직과 비슷한 캐논/니콘 i-line 또는 KrF, 식각은 램리서치/TEL, 임플란트는 Axcelis/Applied. 후면은 DISCO 그라인더, Hamamatsu/EVG 레이저 어닐, 전자빔 조사 전용 라인(IHQ 등). 로직 팹에 그냥 넣기 어려운 이유다.

B. 슈퍼정션 MOSFET — 전하 균형을 깎는 일

#### 작동

오프 상태에서 N-pillar의 도너 전하와 P-pillar의 억셉터 전하가 거의 같으면, 기둥이 비교적 낮은 전압에서 옆쪽으로 완전히 공핍된다. 그 다음부터는 두꺼운 진성 슬랩처럼 세로 전계가 평탄해진다. 평탄 전계는 같은 두께에서 더 높은 전압을 버티거나, 같은 전압에서 더 얇고 진한 N-pillar를 허용한다. 온 상태 전류는 N-pillar만 쓰므로, 진한 도핑 = 낮은 R_ds,on.

전하가 몇 %만 어긋나도 한쪽 기둥이 먼저 남고, 그 자리에 전계 피크가 생겨 항복이 무너진다. 수율의 심장부가 여기다.

#### 멀티에피 공정 디테일 (고전 CoolMOS 스타일)

1. N-에피 (SiHCl₃ 또는 SiH₄, 1050–1150 °C급 CVD). 농도 10¹⁵–10¹⁶ mathrmcm⁻³ 대역, 두께 수 μm/층. 2. 포토 + 붕소 임플란트. 마스크 정렬이 층마다 수십 nm 어긋나면 기둥이 계단처럼 꺾인다 → 국소 전하 불균형. 3. 5~8회 반복. 600–900 V면 총 drift ~40–60 μm. 4. 드라이브인: 1100 °C대 장시간. 붕소가 수직으로 이어져 기둥이 된다. 너무 길면 가로 확산으로 N 폭이 줄어 Ron 이 오른다. 5. 게이트: 최근은 트렌치 게이트 + SJ 하이브리드가 주류. 셀 피치 수 μm 이하. 6. 종단(termination): SJ는 셀만 잘 만들어도 칩 가장자리에서 죽는다. 가변 피치 기둥, 필드 플레이트, JTE를 같이 넣는다.

화학/장비: 에피는 ASM/AIXTRON/LPE, 임플란트 Axcelis, 정렬 i-line stepper. 금속 오염(Fe, Ni, Cu)은 lifetime과 누설을 동시에 망가뜨리므로 폴리시/에피 전 RCA + HF-last가 전력 라인의 종교다.

#### 트렌치-필(trench-fill) SJ

딥 트렌치(종횡비 10:1 이상)를 파고 p-형 폴리 또는 p-에피로 채운다.

이 방식이 멀티에피보다 사이클 타임이 짧고 피치를 더 줄일 수 있어, 후기 CoolMOS / 경쟁사 900 V급에서 채택이 늘었다.

⚠️ 나노·고전압 한계 결함 및 현장 해결책

IGBT

슈퍼정션 MOSFET

신뢰성 시험은 로직보다 고온 역바이어스(HTRB), 고온 게이트 바이어스(HTGB), 온도 사이클, 파워 사이클(모듈 솔더 피로)이 중심이다. IGBT 모듈은 칩보다 본딩 와이어·솔더가 먼저 죽는 경우가 많아, 최근은 Cu 본드, Ag 신터, 양면 냉각이 스펙 전쟁이다.

📊 세대별·방식별 스펙 비교

셀 피치 감각: 초기 SJ는 10 μm대, 최근 트렌치 SJ는 수 μm. IGBT 트렌치는 깊이 5 μm 전후가 흔하다. 로직의 3 nm와 숫자를 비교하면 안 된다. 여기는 전계 2×10⁵ V/cm와 열 200 °C 접합이 치수다.

🏢 글로벌 생태계와 업계 실측

소자·모듈

장비

실측 감각 (설계자가 메모하는 숫자)

로직 파운드리의 “수율 = 파티클 + 리소”와 달리, 전력은 도핑 프로파일 + 두께 + 수명 + 종단이 수율이다. 계측기(SRP, SIMS, 적외선 캐리어 수명 맵)가 공정 제어의 눈이다.

현장 설계자가 무릎을 치는 선택 가이드

1. 하드 스위칭 100 kHz, 수~수십 A, 토템폴 PFC → SJ MOSFET 또는 GaN. IGBT는 테일에 진다. 2. 모터 5–20 kHz, 수십~수백 A, 단락 가능 환경 → IGBT 모듈. 게이트 드라이버와 켈빈 이미터가 반이다. 3. 차량 메인 트랙션, 800 V 배터리 → 2020년대 후반은 SiC가 모범답안, 원가 민감 사양은 아직 IGBT. 4. 가전 인버터, 에어컨 → 600 V IGBT + RC-IGBT가 persistently 강함. SJ는 PFC 단에. 5. 둘 다 실패하는 지점: 패키지 기생 인덕턴스. 칩이 빨라질수록 모듈 레이아웃이 스위치다.

전도도 변조는 저항을 캐리어로 산다. 슈퍼정션은 내압을 기하학으로 산다. 실리콘이 아직 죽지 않은 이유는 이 두 회계 장부가 너무 강력해서다. 와이드 밴드갭은 그 장부를 재료로 다시 쓰는 다음 장이다.

🔗 관련 링크

핸드북 내부 연계 학습:

*다음 장과의 연결*: 5.4에서는 고전압 전력 스위칭의 세계에서 빛을 전자 신호로 전환하는 CMOS 이미지 센서(CIS 4T Pixel & DTI)의 초미세 픽셀 세계로 넘어가, 전하를 완벽하게 수집하고 분리하는 또 다른 첨단 나노 공정을 다룬다. 전도도 변조와 전하 균형이 전력의 효율을 지배했다면, 4T 픽셀과 심층 트렌치 격리(DTI)는 빛의 순도를 지배한다.