목차: Ch 5.1 SiC 트렌치 전력 MOSFET

Ch 5.1난이도 L4공학 정본 백서

SiC 트렌치 전력 MOSFET

Silicon Carbide (SiC) Power MOSFET

정본 핸드북 원문

와이드 밴드갭(3.2eV)을 통한 초고전압 내성과 800V 전기차 인버터 전력 혁신

[CTO 특강 팩트북 연계] 물리 수식 유도, 장비 파라미터 및 독점 밸류체인 로우 데이터 수록.

팩트북 열람

관련 개체:wolfspeedonsemistmicroelectronicsrohm

연계 개념:ev

5.2 SiC 전력 MOSFET (Planar vs Trench) 물성

💡

SiC(탄화규소) 전력 MOSFET은 "실리콘의 두껍고 무거운 솜이불(두꺼운 드리프트층)을 1/10 두께의 가볍고 질긴 나노 방탄조끼(SiC)로 바꾸어, 전기차 800V 고전압을 가뿐히 막아내면서 전력 손실(온저항)을 90% 증발시킨 전력 반도체 혁명"입니다. - 플래너(Planar) 구조: 웨이퍼 표면에 채널을 눕힌 미끄럼틀 구조로 제작은 쉽지만, 표면 탄소 찌꺼기(자갈밭)와 비좁은 JFET 목구멍 병목 때문에 저항을 줄이는 데 한계가 있습니다. - 트렌치(Trench) 구조: 바닥으로 수직 엘리베이터 통로를 깊게 파고 매끄러운 측벽(a-면)을 채널로 삼아 면적을 반토막 내고 온저항을 50% 추가 절감한 궁극의 소자입니다. - 엔지니어링 최대 난제: 벼락같은 고전압 전계가 트렌치 바닥 뾰족한 모서리(피뢰침)에 집중되어 얇은 게이트 산화막을 찢으려 한다는 점이며, 이를 막기 위해 모서리를 둥글게 깎는 코너 라운딩(Corner Rounding)과 강력한 P형 방패(Deep P-Shield)를 심어 등전위선을 SiC 심층으로 우회시키는 것이 핵심 기술입니다. > ⚠️ [비유의 경계선 (Physical Boundary)] > - 방탄조끼 비유는 얇은 두께 대비 내압 차단력을 설명하지만, SiC 기판 고유의 결정 결함(BPD/에지 전위) 밀도와 기계적 취성(다이싱 난이도)까지 비유가 포괄하지는 않습니다. > - 하이패스 게이트(SBD) 비유는 바디 다이오드 대비 조기 통전을 뜻하지만, SiC 쇼트키 역시 금속-반도체 일함수 장벽(V_F ≈ 1.0~ 1.3 V)의 통행료가 존재하므로 "완전 무저항 0V"는 아닙니다.

🎨 눈으로 보는 핵심 소자 구조도 (정밀 단면도 & 머메이드 다이어그램)

💡 [3D 공학 정밀 구조도] 1200V 4H-SiC 수직 트렌치 MOSFET: 게이트 산화막 보호용 Deep P-Shield 웰 및 만곡형 등전위선 전계 분산 구조

💡

💡 [3D 공학 정밀 구조도] 1200V 내압 4H-SiC 수직 트렌치 게이트 전력 소자: 트렌치 하단 모서리 전계 집중을 막아주는 Deep P-Shield p+ 웰, 10배 높은 절연파괴 전계 및 만곡형 전계 완화 구조

💡

[정밀 나노 소자 아키텍처 & 공정 플로우] 3D 공학 일러스트레이션과 머메이드(Mermaid) 벡터 다이어그램, 정밀 비교 분석표로 핵심 입체 구조를 시각화합니다..

1. 전력 MOSFET 2대 핵심 구조 단면 상세 비교

SiC 전력 소자 아키텍처	채널 및 전류 흐름 경로	온-저항 기여 성분 (Ron,sp)	게이트 산화막 신뢰성 및 집적도
[A] 플래너 DMOS (Planar)	수평 채널 → JFET 영역 → 수직 드리프트층으로 절곡	Rch + RJFET + Rdrift (JFET 저항 비중 큼)	산화막 전계는 상대적으로 완화되나 셀 피치가 넓어 면적 저항 큼
[B] 더블 트렌치 SiC MOSFET	수직 트렌치 측벽 채널 → 바닥 수직 직통 통전	JFET 영역 완전 제거, 채널 저항 50% 이상 급감	셀 피치 대폭 축소로 온-저항 Ron,sp 극소화, P-Shield 보호막 필수

2. [제조 시퀀스] 트렌치 SiC MOSFET 6대 핵심 공정 단면 흐름

flowchart LR
    S1["[1] N- 4H-SiC 에피 준비<br/>결함 없는 두꺼운 고전압 드리프트층"] --> S2["[2] 고밀도 ICP-RIE 식각<br/>수직 트렌치 게이트/소스 홈 형성"]
    S2 --> S3["[3] 500°C 초고온 Al 이온주입<br/>트렌치 코너 하부 P-Shield 깊은 웰 형성"]
    S3 --> S4["[4] 1700°C 초고온 활성화 어닐<br/>카본 캡 코팅으로 실리콘 승화 억제"]
    S4 --> S5["[5] NO 가스 게이트 산화 & 금속화<br/>SiC/SiO2 계면 트랩 치유 및 전극 형성"]

3. [물리 시각화] 트렌치 바닥 모서리 전계 집중 vs P-Shield 전계 우회

트렌치 코너 전계 제어 구조	역방향 바이어스(1200V) 시 산화막 전계	절연막 경시 절연파괴 (TDDB)	양산 신뢰성 확보 여부
P-Shield 없는 구조 (취약)	트렌치 모서리에 SiC 항복 전계(3 MV/cm) 집중 → 산화막 전계가 8~ 10 MV/cm로 폭증	게이트 산화막이 즉시 절연 파괴(Breakdown) 폭발	양산 적용 불가 (신뢰성 탈락)
P-Shield 보호 구조 (로옴/인피니언)	트렌치 바닥에 깊은 p+ 웰을 형성하여 공핍층이 모서리를 완벽히 에워쌈	산화막 전계를 안전선인 2~ 3 MV/cm 이하로 강제 차폐	10년 이상 자동차급 고신뢰성 보증 (AEC-Q101 합격)

flowchart TD
    A["전기차 인버터 800V 배터리 전압 인가"] --> B{"MOSFET 소자 구조 선택"}
    B -->|Planar DMOS| C["제조 공정 단순, 높은 신뢰성<br/>그러나 넓은 셀 피치 + JFET 저항 병목"]
    B -->|Trench UMOS| D["JFET 영역 제거 + 수직 매끄러운 결정면 활용<br/>면적당 온저항(Ron,sp) 50% 절감!"]
    D --> E{"가우스 법칙 위험 경보:<br/>유전율 불일치로 산화막에 2.5배 전계 집중 (Eox > 7 MV/cm)"}
    E --> F["코너 산화막 절연파괴 (TDDB 폭발 위험)"]
    E -->|구원투수 도입| G["심층 P-Shield (p+ 차폐 영역) 이온주입 + 코너 라운딩"]
    G --> H["고전압 등전위선을 트렌치 바닥 아래로 우회<br/>-> 산화막 전계를 안전선(2 MV/cm)으로 고정"]
    H --> I["전기차 주행거리 5~10% 연장 + 초소형 인버터 완성"]

🔍 왜 필요한가? — 실리콘의 한계와 4H-SiC의 물성 혁명

1. 실리콘 IGBT의 '테일 전류(Tail Current)' 지옥

기존 전기차나 고전압 산업용 인버터에는 실리콘 IGBT가 쓰였습니다.

IGBT는 온저항을 낮추기 위해 전자와 정공을 동시에 쏟아붓는 전도도 변조(Conductivity Modulation)를 사용합니다.

그러나 스위치를 끌 때(Turn-off) 내부에 쌓여 있던 소수 캐리어(정공)가 즉시 빠져나가지 못하고 질질 끌리는 테일 전류(Tail Current)가 발생합니다.

이로 인해 스위칭 주파수를 20 kHz 이상 올리지 못하고 막대한 스위칭 열 손실이 발생하여 거대한 냉각 장치가 필수적이었습니다.

2. 4H-SiC의 발리가 성능 지수 (Baliga's FOM)

탄화규소(4H-SiC)는 실리콘 대비 물리적 스펙이 완전히 다른 차원의 소재입니다:

밴드갭(Eg): 3.26 eV (실리콘 1.12 eV의 3배)

절연파괴 전계(Ec): 3.0 MV/cm (실리콘 0.3 MV/cm의 10배!)

열전도도(kappa): 4.9 W/cm·K (구리보다 우수, 실리콘의 3배)

전력 소자의 이론적 한계 온저항은 발리가 공식에 의해 절연파괴 전계의 세제곱에 반비례합니다:

💡

📐 Ron,sp ≈ (4 · V_BR²) / (ε_s · μ_n · Ec³)

절연파괴 전계가 10배 세다는 것은, 같은 1200V 내압을 버티기 위한 드리프트층 두께를 1/10로 줄이고 도핑 농도를 100배 높일 수 있다는 뜻입니다. 결과적으로 드리프트층의 순수 전기 저항이 실리콘 대비 이론상 1/300 ~ 1/500 수준으로 증발합니다. 이것이 바로 소수 캐리어 없이 순수 전자만으로 초고속 작동하는 유니폴라(Unipolar) SiC MOSFET의 절대적 존재 이유입니다.

📐 이론을 지탱하는 3대 수식과 직관적 물리

SiC 전력 소자는 탄화규소의 극한 밴드갭과 트렌치 바닥 산화막 전계 완화 기술의 승리다.

[수식 1] SiC 드리프트 영역 이론적 최저 온저항 방정식

수천 볼트의 초고전압을 버텨내는 SiC 단결정 드리프트 층의 비저항:

💡

📐 Rdrift,sp = W_drift / (q · μ_n · ND) = (4 · V_BV²) / (ε_SiC · μ_n · Ec³)

SiC의 임계 절연파괴 전계(Ec ≈ 3.0 MV/cm)는 실리콘(0.3 MV/cm)의 10배에 달해, 동일한 1200 V 내압에서 드리프트 두께를 1/10로 줄이고 도핑 농도를 100배 높여 실리콘 IGBT 대비 온저항 90% 절감

직관적 비유 (초고압 절연 전선):

전선 피복이 너무 질기고 튼튼해서(SiC) 피복 두께를 얇게 만들어도 1,000V가 새지 않고, 전선 내부 통로는 굵게 뚫어 전기가 낭비 없이 시원하게 통과합니다.

[수식 2] 트렌치 게이트 바닥 절연막 전계 집중 완화식

유전율 불연속으로 인해 산화막(SiO₂)에 걸리는 최대 전계 집중도:

💡

📐 Eoxide,bottom = (ε_SiC / ε_SiO₂) · E_SiC,peak ≈ 2.5 × E_SiC,peak

SiC가 버틸 수 있는 높은 전계(2.5 MV/cm)를 트렌치 바닥 산화막이 그대로 받으면 Eox > 6 MV/cm에 달해 산화막이 파괴되므로, 바닥에 P형 웰(P-Shield)을 깔아 전계를 우회 차폐

직관적 비유 (벼락을 분산시키는 피뢰침 바닥):

뾰족한 트렌치 바닥 모서리에 벼락(초고전압 전계)이 집중되면 얇은 게이트 산화막이 터져버리므로, 바닥 아래에 P형 피뢰침 방패(P-Shield)를 심어 고전압을 땅속으로 분산시킵니다.

[수식 3] SiC 바디 다이오드 순방향 전압 강하 (Body Diode Conduction)

직관적 비유 (출입 통행료의 차이):

고속도로 요금소 통행료가 실리콘은 700원이면 되는데 SiC 바디 다이오드는 3,000원을 내야 해서 차들이 지나갈 때마다 열을 뿜어내므로, 옆에 전용 하이패스 게이트(쇼트키 다이오드)를 뚫어주는 것입니다.

와이드 밴드갭 특성으로 인해 발생하는 내장 전위(Built-in Potential) 기반 순방향 전압 강하:

💡

📐 V_F ≈ (Eg / q) - Δ V ≈ 2.8~ 3.2 V

Eg: 4H-SiC 에너지 밴드갭 (3.26 eV)

q: 기본 전하량 (1.602 × 10⁻¹⁹ C)

Δ V: 도핑 농도(NA, ND) 및 열전압(kB T/q)에 따른 페르미 준위 이격 보정항 (Δ V = (kB T / q)ln((N_c N_v / NA ND)) ≈ 0.2~ 0.4 V)

실수치 앵커: 실리콘 다이오드(0.7 V) 대비 V_F가 4배나 높아 역회복 전류 통전 시 도통 발열이 극심하므로, 칩 내부에 쇼트키 다이오드를 모놀리식으로 병렬 집적하는 JBS(Junction Barrier Schottky) / MPS(Merged PiN Schottky) 구조를 적용하여 V_F ≈ 1.0~ 1.3 V로 반감시킵니다.

⚙️ 심층 작동 메커니즘: 계면 트랩(Dit)과 P-Shield 방패 기술

1. SiC의 최대 약점: SiC/SiO₂ 계면 탄소 결함

SiC 웨이퍼를 산소 분위기에서 구우면 실리콘은 SiO₂가 되지만, 탄소(C)는 완벽히 날아가지 못하고 계면에 탄소 클러스터(Carbon Cluster) 및 산소 공공을 남깁니다.

계면 트랩 밀도 (Dit): 실리콘 대비 100배 이상 높은 10¹²~ 10¹³ cm⁻²eV⁻¹ 수준입니다.

이 거대한 트랩들이 게이트 전압이 걸렸을 때 채널의 전자를 붙잡아 가두고 강력한 쿨롱 산란을 일으킵니다.

벌크 SiC 전자 이동도(≈ 900 cm²/V·s) 중 겨우 20~ 35 cm²/V·s만이 반전층 채널에서 살아남습니다.

현장의 처방: 일산화질소(NO) 고온 질화 어닐링

산화막 형성 직후 1200^°C 이상의 고온 챔버에서 NO / N₂O 가스를 주입합니다.

질소(N) 원자가 계면의 댕글링 본드와 불완전한 탄소 클러스터를 강력한 Si-N 결합으로 치환(Passivation)하여 Dit를 1/10로 낮추고 채널 이동도를 80 cm²/V·s 이상으로 3배 회복시킵니다.

2. 가우스 법칙의 저주와 P-Shield 전계 완화 공학

유전체 경계면에서 수직 전속밀도(D = ε E)는 연속이어야 합니다:

💡

📐 ε_ox · Eox = ε_SiC · E_SiC ⇒ Eox = (ε_SiC / ε_ox) · E_SiC = (9.7 / 3.9) · E_SiC ≈ 2.5 · E_SiC

4H-SiC가 파괴되지 않고 최대 3.0 MV/cm의 전계를 버틸 때, 게이트 산화막(SiO₂)에는 무려 7.5 MV/cm라는 치명적 전계가 가해집니다.

산화막의 물리적 절연파괴 한계는 8~ 10 MV/cm이므로, 고전압이 걸리는 순간 트렌치 바닥 모서리의 산화막이 번개 맞듯 터져버립니다(TDDB 파괴).

현장의 해결책: p-Shield 구조

트렌치 바닥 양옆에 고에너지 알루미늄(Al) 주입으로 깊은 p+ 차폐 영역(p-Shield)을 형성합니다.

드레인에 1200V가 걸려도, 두 p-Shield 사이의 공핍층이 조기 핀치오프를 일으켜 전계 집중선을 트렌치 산화막 바깥으로 밀어내어 산화막 전계를 안전한 2.0 MV/cm 이하로 강제 고정시킵니다.

🔬 바디 다이오드(Body Diode) 열화와 BPD 전위 결함

전기차 모터는 감속 시 에너지를 배선으로 회수(회생 제동)하며, 이때 MOSFET 내부의 기생 PN 바디 다이오드가 켜집니다.

기저면 전위 (BPD: Basal Plane Dislocation): SiC 에피 웨이퍼 내부의 결정 결함입니다.

바디 다이오드가 켜져 대전류가 흐르면, 전자-정공의 재결합 에너지가 BPD 결함으로 흘러들어가 결함이 면 형태로 확장되는 쇼클리 적층 결함(SSF: Shockley Stacking Fault)이 발생합니다.

이 결함이 전류 통로를 가로막아 칩의 온저항이 수일 만에 수십 % 영구 증가하며 인버터가 과열 폭발합니다.

해결책:

1. 에피택시 성장 단계에서 BPD를 무해한 관통 에지 전위(TED: Threading Edge Dislocation)로 99.9% 전환. 2. MOSFET 칩 내부에 쇼트키 다이오드를 내장(SBD-embedded MOSFET / JBS 구조)하여 바디 다이오드가 켜지기 전에 1.0~ 1.3 V(바디 다이오드 내장전위 V_F ≈ 3.0 V의 절반 수준)의 순방향 전압으로 쇼트키가 먼저 전류를 우회 배출.

💡

⚠️ [비유의 경계선: 통행료와 하이패스] - 실리콘 다이오드 통행료(0.7V) 대비 SiC 바디 다이오드가 3V로 비싸다는 비유는 직관적이나, 쇼트키 다이오드(하이패스) 역시 금속-SiC 쇼트키 장벽 높이(Φ_B ≈ 1.2 eV)로 인해 1.0~ 1.3 V의 최소 통행료를 지불합니다. 즉 "완전 무료(0V)"가 아니라 "바디 다이오드(3V) 대비 절반 통행료로 조기 우회"하는 메커니즘입니다.

🏭 SiC 팹 제조 공정 및 웨이퍼 수율 정량 지표

공정 및 수율 지표	6인치 (150 mm) 웨이퍼	차세대 8인치 (200 mm) 웨이퍼	현장 공정 엔지니어링 조건
기저면 결함(BPD) 밀도	< 1.0 cm⁻²	< 0.3 cm⁻² (초고품질화)	고온 에피택시(1600℃) 중 99.9%를 TED(에지 전위)로 유도 전환
넷 다이(Net Die) 수	~450개 (@1200V 100A 다이)	~850개 (1.9배 증가)	웨이퍼 가장자리 Edge Exclusion 3mm 관리
양산 다이 수율 (Yield)	65 ~ 72%	80 ~ 85% (성숙 수율)	결함 밀도 감소 + 자동 광학 결함 검사(PL 장비) 도입
다이당 제조 원가	기준 (100%)	약 30~35% 절감	면적당 유효 칩 수 급증 및 팹 자동화율 90% 달성
핵심 팹 장비 조건	표준 이온주입기 한계	고온(500℃) Al 이온주입기 필수	SiC 격자 손상(Amorphization) 방지를 위해 500℃ 기판 가열 주입
도펀트 활성화 어닐링	—	1650℃ ~ 1700℃ 초고온 급속 열처리	카본 캡(Carbon Cap)을 코팅하여 표면 Si 승화 증발 방지 필수

📊 플래너(Planar) vs 트렌치(Trench) SiC 기술 스펙 비교

비교 항목	플래너 SiC MOSFET (Planar)	트렌치 SiC MOSFET (Trench)
적용 결정면	수평 Si-면 (0001)	수직 측벽 a-면 (11bar20) 및 m-면 (1bar100)
채널 이동도 (μ_inv)	20 ~ 35 cm²/V·s (낮음)	60 ~ 100 cm²/V·s (2~3배 우수)
JFET 영역 존재 여부	존재함 (온저항의 25~35% 차지)	완전 제거됨 (기생 저항 극소화)
면적당 온저항 (Ron,sp)	3.5 ~ 5.0 mΩ·cm² (@1200V)	1.8 ~ 2.5 mΩ·cm² (절반 수준 달성!)
제조 공정 난이도	표준 평면 이온주입 (양산 수율 높음)	고정밀 SiC 트렌치 식각 + 바닥 P-Shield 정밀 정합 (고난도)
게이트 산화막 신뢰성	전계 집중에 안전함	바닥 코너 P-Shield 설계 실패 시 TDDB 파괴 위험
대표 양산 제조사	Wolfspeed, STMicroelectronics (Gen2/3)	Rohm (더블 트렌치), Infineon (CoolSiC 비대칭 트렌치)

🏢 글로벌 SiC 전력 반도체 5대 기업 및 8인치 전환 생태계

1. STMicroelectronics (스위스/이탈리아):

테슬라 Model 3에 메인 인버터용 SiC 모듈을 세계 최초 납품하며 전기차 SiC 시장 개막. 현재 플래너 3세대/4세대 및 독자 트렌치 공정 병행 중.

2. Infineon Technologies (독일):

독보적인 CoolSiC 비대칭 트렌치(Asymmetric Trench) 특허 기술 보유. 한쪽 벽만 채널로 쓰고 반대쪽 바닥은 거대한 P-Shield로 덮어 신뢰성과 성능을 동시 석권.

3. Wolfspeed (미국):

SiC 결정 성장(PVT)의 역사적 선구자. 최근 중국 기업(SICC, TankeBlue)의 급성장과 팹 전환기 재편 속에서 미국 모호크 밸리 8인치(200mm) 팹의 수율 안정화에 전사 역량을 집중 중.

4. Onsemi (온세미, 미국):

부천 팹 대규모 증설 및 잉곳-패키지 수직 계열화를 통해 현대차 E-GMP 및 글로벌 완성차 OEM에 EliteSiC 파워 모듈을 대량 공급하는 핵심 주도사.

5. Rohm (로옴, 일본):

세계 최초로 게이트와 소스 모두 트렌치를 파서 전계를 완벽 분산시킨 더블 트렌치(Double Trench) 아키텍처 상용화.

🛡️ 전장용 SiC 실전 신뢰성의 양대 축 (SCWT & BTI)

단락 내량 시간 (SCWT, Short-Circuit Withstand Time): 기존 Si-IGBT가 10 μs 수준의 넉넉한 단락 내량을 보장했던 것과 달리, SiC 트렌치 소자는 채널 폭이 좁고 열용량이 작아 단락 시 2~ 3 μs 만에 열폭주 절연파괴에 도달합니다. 따라서 나노초 급으로 이상 과전류를 감지하여 셧다운시키는 초고속 게이트 드라이버 데드타임 보호가 필수입니다.

게이트 바이어스 온도 불안정성 (BTI / Vth Drift): SiC/SiO₂ 계면 준위 결함 및 고온 역바이어스/순바이어스(HTRB/HTGB) 스트레스에 의해 문턱전압이 이동하는 현상으로, AEC-Q101 전장 규격을 만족하기 위해 1200℃ NO 질화 열처리(POA)를 통한 계면 패시베이션이 엄격히 요구됩니다.

🔌 패키징과 실전 회로 엔지니어링: 켈빈 소스(Kelvin Source)와 L · di/dt

SiC MOSFET은 스위칭 속도가 나노초(ns) 단위로 극도로 빨라 di/dt > 5 A/ns에 달합니다. 이때 기존 패키징의 치명적 병목이 드러납니다:

패키지 인터페이스 구조	소스 단자 기생 인덕턴스 (L_s)	고속 스위칭 (di/dt > 5 A/ns) 시 역기전력	스위칭 손실 (E_on, E_off)
[A] 전통적 3핀 패키지 (TO-247-3L)	파워 전류와 게이트 구동 전류가 동일한 소스 리드선(L_s) 공유	V_L_s = L_s (di / dt) ≈ 10V 이상의 강력한 음의 피드백 발생 → 게이트 전압 강제로 깎아내림	스위칭 천이 시간이 늘어나 턴온/턴오프 손실 급증
[B] 4핀 켈빈 소스 패키지 (TO-247-4L)	파워 소스(Power Source)와 신호용 켈빈 소스(Kelvin Source)를 물리적 분리	대전류가 흘러도 게이트 구동 루프에 역기전력 유입 원천 차단	스위칭 손실 50~ 70% 이상 경이적 감축, 초고주파 스위칭 가능

켈빈 소스(Kelvin Source)는 대전류가 통과하는 파워 소스 단자와 게이트 전압을 감지하는 신호용 켈빈 소스 단자를 물리적으로 분리합니다.

본딩 와이어의 미세 인덕턴스(L_s ≈ 5 nH)에서 유도되는 역기전력 V = -L (di/dt)이 게이트 구동 전압을 갉아먹는 네거티브 피드백 현상을 완전히 제거하여, 전기차 메인 인버터의 10~ 50 kHz 및 고속 DC-DC 컨버터의 MHz급 초고속 스위칭 성능을 온전히 구현합니다.

💡 스스로 검증하는 3가지 질문과 답변 (Self-Check)

1. Q1. 4H-SiC는 실리콘 대비 절연파괴 전계(Ec)가 10배 높은데, 왜 이론적 온저항(Ron,sp)은 최대 수백 배까지 줄어들 수 있는가?

A1: 발리가 성능 지수(Baliga's FOM)에 따라 드리프트 비저항은 Ron,sp ≈ 4V_BR² / (ε_s μ_n Ec³)로 Ec의 세제곱에 반비례합니다. 동일한 1200V 항복전압을 버티기 위해 필요한 드리프트층 두께(W ∝ 1/Ec)가 1/10로 얇아지고, 도핑 농도(ND ∝ Ec²)를 100배 높일 수 있으므로 얇아진 통로와 높아진 전자 밀도가 곱해져 전기 저항이 실리콘 대비 1/300 ~ 1/500로 격감합니다.

2. Q2. SiC 트렌치 MOSFET 제조 시 바닥 모서리에 P-Shield를 심지 않으면 왜 칩이 고전압에서 폭발하는가?

A2: 가우스 경계조건 ε_ox Eox = ε_SiC E_SiC에 의해 유전율 비(ε_SiC/ε_ox ≈ 9.7/3.9 ≈ 2.5)만큼 산화막 전계가 증폭됩니다. SiC가 최대 3 MV/cm를 버틸 때 산화막 모서리에는 피뢰침 효과와 유전율 증폭이 겹쳐 7.5 MV/cm 이상의 치명적 전계가 집중됩니다. SiO₂의 파괴 한계(≈ 8 MV/cm)에 근접하므로 P-Shield로 고전압 등전위선을 SiC 바닥으로 우회시켜야만 영구적 TDDB 파괴를 막을 수 있습니다.

3. Q3. 인버터 회로에서 전통적인 3핀 대신 4핀 켈빈 소스(Kelvin Source) 패키징을 필수적으로 채택하는 이유는 무엇인가?

A3: SiC의 초고속 스위칭(di/dt > 5 A/ns)으로 인해 소스 본딩 와이어의 기생 인덕턴스(L_s)에 거대한 유도 전압 V_L = L_s (di/dt)가 유발됩니다. 3핀 구조에서는 이 전압이 게이트 구동 루프에 음의 피드백으로 작용해 실효 게이트 전압을 떨어뜨려 스위칭을 지연시키고 막대한 링잉과 손실을 유발합니다. 켈빈 소스 단자는 게이트 구동 귀환 루프를 주전류 통로로부터 물리적으로 분리하여 기생 전압 간섭을 차단하고 스위칭 손실을 60% 이상 저감합니다.

🔗 관련 링크

핸드북 전체 목차 (MOC)

기초 물리: 1.3 PN 접합과 애벌런치 항복 전압

기초 물리: 1.4 쇼트키 다이오드(SBD)와 오믹 접합

화합물 소자: 5.1 AlGaN/GaN HEMT 2DEG 초고주파 소자

고전압 비교: 5.3 IGBT 전도도 변조와 슈퍼정션 MOSFET

공학 정본 원문: 5.2 SiC 전력 MOSFET 물성

연계 실시간 산업 동향

총 6건

※ 해당 개념의 24시간 내 직접 속보가 없어 반도체 공학 편 대표 실시간 공급망 뉴스를 연동합니다.

DIGITIMES Tech10. 1.

TSMC, AI 가속기 수요 폭증에 CoWoS 인터포저 생산능력 월 6.5만 장으로 긴급 증설

엔비디아 블랙웰 및 커스텀 ASIC 수요 확대에 따라 TSMC 타이난 첨단 패키징 6공장의 CoWoS-L/S 라인을 풀가동하고, 2026년 말까지 월 생산능력을 기존 목표치 대비 25% 상향했다.

CoWoS-L 2.5D 인터포저 증설원문

디일렉10. 2.

SK하이닉스, 세계 최초 16단 HBM4 양산 출하 개시… TSMC CoWoS-L 공정 직결

SK하이닉스가 6세대 HBM4 16단 48GB 모듈 양산에 돌입했다. 베이스 다이에 TSMC 3나노 파운드리 공정을 적용하고 Cu-Cu 하이브리드 본딩을 결합하여 대역폭 2.2TB/s를 달성했다.

HBM4 16단 양산 및 베이스다이 로드맵원문

SemiAnalysis10. 2.

ASML, 차세대 0.55 High-NA EUV 노광기 'EXE:5200' 2026 출하 가속… 인텔·TSMC 14A 도입 경쟁

ASML이 시간당 웨이퍼 220매를 처리하는 0.55 NA High-NA EUV 상용 모델 EXE:5200 양산 라인 가동을 알렸다. 인텔 14A와 TSMC A14 공정의 2026-2027 도입 선점이 가시화된다.

High-NA 0.55NA 노광기 상용 출하원문

전자신문10. 1.

TSMC, 2나노(N2) GAA 공정 양산 수율 70% 돌파… 애플 A19 Pro 전량 단독 생산 확정

TSMC 신주 바오산 20팹의 2nm 나노시트(GAA) 공정 수율이 70%대에 안착하며 애플 차세대 AP A19 Pro 양산에 들어갔다. 고성능 HPC 고객사를 겨냥한 N2P 및 후면전력 A16 준비도 순항 중이다.

2nm GAA 나노시트 양산 수율원문

전자신문10. 1.

석 달 만에 '사상 최대'…'60조' 마이크론, 다음은 '190조' 삼전닉스

미국 메모리 반도체 기업 마이크론테크놀로지가 사상 최대 분기 실적을 기록했다. 인공지능(AI) 데이터센터 투자 확대가 메모리 수요를 끌어올린 결과다. 다음 분기 실적 전망도 시장 기대를 웃돌았다. 메모리 슈퍼사이클에 대한 기대감이 커지는 가운데 시장의 시선은 삼성...

반도체 공급망 관련원문

DIGITIMES Tech10. 1.

TSMC, AI 가속기 수요 폭증에 CoWoS 인터포저 생산능력 월 6.5만 장으로 긴급 증설

CoWoS-L 2.5D 인터포저 증설원문

Deep Dive 연계 학술 논문

총 5편

arXiv:2603.011922026. 3.

단원자 에지 탄소나노튜브와 단층 MoS2를 결합한 0.34nm 게이트 길이 전계효과 트랜지스터

F. Wu, H. Tian, Y. Shen et al.

단일벽 탄소나노튜브(SWCNT)의 원자 수준으로 날카로운 측벽 에지를 게이트 전극으로 사용하여 단층 이황화몰리브덴(MoS2) 채널 상에 0.34nm 물리 게이트 길이 트랜지스터를 구현했다. 64 mV/dec의 가파른 서브스레숄드 스윙과 10^8 이상의 점멸비(Ion/Ioff)를 달성하며 단채널 효과(SCE)를 성공적으로 극복했다.

도메인: 반도체 공학 편PDF 원문 열람

arXiv:2603.048912026. 3.