목차: Ch 5.2 AlGaN/GaN HEMT & 2DEG 초고주파 소자

Ch 5.2난이도 L4공학 정본 백서

AlGaN/GaN HEMT & 2DEG 초고주파 소자

Gallium Nitride (GaN) HEMT & 2DEG Physics

정본 핸드북 원문

자발/압전 분극에 의해 형성된 2차원 전자 가스(2DEG) 고속 수송 물리

[CTO 특강 팩트북 연계] 물리 수식 유도, 장비 파라미터 및 독점 밸류체인 로우 데이터 수록.

팩트북 열람

5.1 AlGaN/GaN HEMT 및 2DEG 물리 메커니즘 — 의도적 도핑 없이 열리는 2차원 고이동도 전자 아우토반

💡

- 기존 실리콘(Si) 전력 MOSFET은 "과속방지턱(도핑된 불순물 이온)이 촘촘히 박힌 좁은 비포장도로"입니다. 전자가 지나갈 때마다 불순물과 사정없이 충돌하여 열이 펄펄 끓고 스위칭 속도가 둔해집니다. - AlGaN/GaN HEMT는 두 결정을 맞붙일 때 생기는 고유한 양자역학적 자연 전압(자발 분극 + 압전 분극)을 이용해, 불순물 도핑을 단 한 알도 넣지 않고도 경계면에 2차원 전자 가스(2DEG: Two-Dimensional Electron Gas)라는 과속방지턱(도핑 이온)을 걷어낸 16차선 고속도로를 깝니다. 노면 요철(계면 거칠기)과 맞바람(포논)은 여전히 남아 있습니다. - 채널 안의 이온화 불순물 산란이 크게 줄어 상온 이동도가 약 1,500~2,200 cm²/V·s로, Si 전력 MOSFET 채널(약 400~600)의 3~4배에 이르고, 무거운 벽돌 크기 전원 어댑터가 손가락 두 마디 크기의 초소형 고속 충전기로 다이어트할 수 있게 되었습니다. - 다만 이 고속도로는 평소에 차단봉 없이 활짝 열려 있는 상시 도통(D-mode, Normally-On) 상태라 전력망에 꽂으면 폭발 위험이 있습니다. 게이트 위에 p-GaN 반도체 모자를 씌워 전위 장벽을 세움으로써 "평소에는 차단봉을 내리고(Normally-Off), 전압을 줄 때만 도로를 여는 E-mode"로 길들이는 것이 현대 650V GaN 전력 혁명의 핵심입니다.

🎨 눈으로 보는 핵심 소자 구조도 (정밀 단면도 & 머메이드 다이어그램)

💡 [3D 공학 정밀 구조도] AlGaN/GaN HEMT 전력 소자: 자발·압전 분극에 의한 2DEG(2차원 전자 가스) 시트 전하 및 노멀리-오프 p-GaN 게이트

💡

💡 [3D 공학 정밀 구조도] 반절연 SiC 기판 위 GaN 채널과 AlGaN 장벽 이종접합 계면 자발·압전 분극 2DEG(농도 10^13 cm^-2) 고밀도 전자 채널 형성 및 안전 차단용 노멀리-오프 p-GaN 게이트 캡

💡

[정밀 나노 소자 아키텍처 & 공정 플로우] 3D 공학 일러스트레이션과 머메이드(Mermaid) 벡터 다이어그램, 정밀 비교 분석표로 핵심 입체 구조를 시각화합니다..

1. 실리콘 MOSFET vs 상시 도통(D-mode) GaN vs 상시 차단(E-mode) p-GaN HEMT 단면 비교

전력 트랜지스터 구조	채널 형성 및 캐리어 생성 원리	전자 이동도 (μ) 및 면저항	스위칭 모드 및 안전 동작
[A] 실리콘 전력 MOSFET	게이트 전압 인가 시 p-body 반전층에 전자 채널 형성	이온화 불순물 산란으로 이동도 제한 (μ ≈ 400~ 600 cm²/V·s)	노멀리-오프(Normally-off, E-mode), 전원 차단 시 안전 차단
[B] D-mode AlGaN/GaN HEMT	자발 분극 및 압전 분극으로 헤테로 계면에 2DEG 양자 우물 자연 형성	채널 도핑이 없어 불순물 산란이 억제된 2DEG로 고이동도 (μ ≈ 1,500~2,200 cm²/V·s @300 K, 포논이 상한을 결정)	노멀리-온(Normally-on), 0V에서 상시 도통되므로 직렬 Si 캐스코드 회로 필수
[C] E-mode p-GaN HEMT	게이트 하부에 p-GaN 층을 올려 2DEG 전위를 끌어올려 공핍화	온 상태에서만 2DEG 회복 (μ ≈ 1500 cm²/V·s)	노멀리-오프 단일 칩 구동 가능, 최고 효율 차세대 파워 스위치

2. AlGaN/GaN 이종 접합의 에너지 밴드 다이어그램 및 2DEG 양자 우물

flowchart TD
    subgraph Hetero ["AlGaN / GaN 헤테로 접합 에너지 밴드 구조"]
        TOP["AlGaN 배리어층 (Eg ≈ 4.0 eV, 자발 분극 P_SP + 격자 부정합 압전 분극 P_PE)"]
        INT["헤테로 계면: 막대한 양전하 공간 분극 형성 (+σ_pol)"]
        WELL["GaN 버퍼층 (Eg ≈ 3.4 eV): 전도대가 페르미 레벨(E_F) 아래로 급격히 꺾이며 깊은 삼각형 양자 우물 형성"]
        DEG["2DEG (2차원 전자 가스): 면밀도 n_s ≈ 1e13 cm^-2 자유 전자가 시트 형태로 고밀도 축적"]
        TOP --- INT --- WELL --- DEG
    end

flowchart LR
    subgraph MOCVD["1. MOCVD 에피택시 성장"]
        A1["Si(111) 기판 세정 및 AlN 핵생성층 증착 (~1100°C)"] --> A2["AlGaN/GaN 응력 제어 초격자(Superlattice) 버퍼 적층"]
        A2 --> A3["탄소(C) 도핑 고저항 GaN 버퍼층 (수 μm, 650V 내압)"]
        A3 --> A4["순수 언도프(UID) GaN 채널 + 초박막 AlGaN 장벽층"]
        A4 --> A5["p-GaN 캡층 (Mg 도핑) 성장"]
    end
    subgraph Device_Fab["2. HEMT 소자 팹 공정"]
        B1["p-GaN 선택적 플라즈마 건식 식각 (게이트 영역만 보존)"] --> B2["메사(MESA) 소자 격리 식각"]
        B2 --> B3["소스/드레인 저저항 오믹 콘택트 형성 (Ti/Al/Ni/Au + 850°C RTA)"]
        B3 --> B4["계면 패시베이션 (LPCVD SiNx) + 다층 필드 플레이트(FP) 형성"]
    end
    MOCVD --> Device_Fab

🔍 왜 필요한가? — 실리콘 전력 스위치의 종말과 GaN의 도약

1. 실리콘 전력 반도체의 물리적 천장

과거 600V급 전원 공급 장치(PSU)나 어댑터가 크고 무거웠던 이유는 "트랜스포머가 커서"가 아니라 "실리콘 스위치가 너무 느려서"였습니다:

실리콘의 밴드갭은 1.1 eV, 절연 파괴 전계는 mathcalE_c ≈ 0.3 MV/cm에 불과하여, 600V 전압을 버티려면 수십 μm의 두꺼운 드리프트 영역이 필요했습니다.

저항이 크니 다이 면적을 넓혀야 했고, 다이가 커지자 게이트 전하량(Q_g)과 출력 커패시턴스 전하량(Q_oss)이 눈덩이처럼 불어나 스위칭 주파수를 100~ 200 kHz 이상으로 올릴 수 없었습니다.

고주파 스위칭이 불가능하니 전력을 일시 저장하는 인덕터와 전해 커패시터를 주먹만 한 크기로 만들어야 했습니다.

2. 와이드 밴드갭(WBG) 반도체 GaN의 물리적 승리

GaN은 밴드갭 3.4 eV, 절연 파괴 전계 mathcalE_c ≈ 3.3 MV/cm로 실리콘 대비 10배 이상의 전계를 버팁니다.

같은 650V 내압을 견디는 데 필요한 드리프트 영역의 두께가 실리콘의 1/10로 얇아져 온저항 면적비(Ron · A)가 1/100 이하로 급감합니다.

다이 크기가 획기적으로 줄어들어 Q_g와 Q_oss가 극소화되므로, 스위칭 주파수를 1~ 3 MHz 이상으로 10배 이상 끌어올릴 수 있습니다.

주파수가 10배 빨라지자 인덕터와 커패시터 부피가 1/10로 수축하여, 오늘날 손바닥 안에 들어가는 140W~240W USB-PD 고속 질화갈륨 충전기 및 고효율 AI 데이터센터 서버 전원 장치가 탄생했습니다.

📐 이론을 지탱하는 3대 수식과 직관적 물리

GaN HEMT는 질화물 결정의 극성 분극과 2차원 전자 가스(2DEG)의 저산란 고이동도 수송 물리학이다.

[수식 1] 자발적·압전 분극 유도 2DEG 시트 캐리어 농도

AlGaN과 GaN 이종 접합 계면에서 불순물 도핑 없이 전자가 저절로 쏟아져 나오는 원천 방정식:

💡

📐 n_s = (σ_pol / q) - [ε_AlGaN / (q² · d)] · (q · φ_b + EF - ΔEc)

σ_pol = P_SP + P_PE: 자발 분극(Spontaneous)과 격자 부정합 응력에 의한 압전 분극(Piezoelectric)의 합

채널에 의도적 도펀트가 없어 이온화 불순물 산란이 크게 줄어들고(0은 아님: 원격 표면 전하·배경 불순물·하전 전위는 남음), 상온 이동도는 극성 광학 포논 산란이 상한을 정해 약 1,500~2,200 cm²/V·s 수준인 초고속 전도층(2DEG) 형성

직관적 비유 (자갈밭 vs 정비된 빙판):

자갈밭(도핑된 실리콘)을 달리면 자갈에 발이 걸려 넘어지지만, 정비된 빙판(2DEG) 위에서는 훨씬 적은 저항으로 미끄러집니다. 다만 빙판에도 미세한 요철(계면 거칠기)과 떨림(포논)이 있고, 날이 더워질수록(온도↑) 이 떨림이 커져 속도가 줄어듭니다.

[수식 2] 발리가 전력 반도체 성능 지수 (Baliga's FOM)

전력 스위치의 도통 온저항과 절연 항복 전압 한계를 규정하는 극한의 성능 지표:

💡

📐 BFOM = ε_s · μ_n · Ec³

Ec: 임계 절연파괴 전계 (실리콘 0.3 MV/cm → GaN 3.3 MV/cm로 10배 이상)

분모에 Ec³이 들어가므로, GaN은 실리콘 대비 이론적으로 온저항을 약 700~800배 이상 낮출 수 있음

직관적 비유 (슈퍼 콘크리트 방파제):

파도(고전압)를 막기 위해 일반 모래벽돌(실리콘)은 10미터 두께로 두껍게 쌓아야 하지만, 초고강도 티타늄 합금벽(GaN)은 1미터 두께로도 거센 해일을 거뜬히 버텨내어 내부 저항을 10분의 1로 줄입니다.

[수식 3] 고전압 전력 소자의 온저항-내압 트레이드오프

주어진 항복 전압 V_BV를 견디기 위해 필요한 드리프트 층의 이론적 한계 면적 온저항:

💡

📐 Ron,sp = (4 · V_BV²) / (ε_s · μ_n · Ec³)

항복 내압 V_BV가 2배 올라가면 온저항 Ron은 4배로 급증하므로, Ec가 압도적인 와이드 밴드갭(WBG) 소재가 고전압 고효율 전력망의 유일한 해법

직관적 비유 (고압 수압 밸브의 두께와 수압 손실):

100기압의 고압수를 잠그려면 밸브 격벽을 두껍게 만들어야 하는데, 격벽이 두꺼워질수록 밸브를 열었을 때 물이 빠져나가는 마찰 손실(온저항)이 급증하는 딜레마입니다.

⚙️ 심층 수학적 정식화 및 2DEG 물리 방정식

1. 자발 분극 (Spontaneous) 및 압전 분극 (Piezoelectric Polarization)

GaN과 AlN 결정은 우르짜이트(Wurtzite) 육방정계 구조로 반전 대칭성(Inversion Symmetry)이 결여되어 c-축 방향으로 강력한 분극을 갖습니다:

💡

📐 P_total = P_SP + P_PE

격자 부정합에 의한 압전 분극:

💡

📐 P_PE = 2 · [(a_sub - a_epi) / a_epi] · [e_31 - e_33 · (C_13 / C_33)]

이종 접합 계면에서의 총 분극 전하 불연속 밀도:

💡

📐 σ_pol = |P_total(AlGaN) - P_total(GaN)| ≈ 1.5~ 2.5 × 10⁻⁶ C/cm²

이를 단위 기본 전하량(q)으로 나누면 ~ 1.0~ 1.5 × 10¹³ electrons/cm²에 달하는 엄청난 양의 양(+)의 고정 분극 전하가 계면에 고정됩니다.

2. 2차원 전자 가스(2DEG) 시트 캐리어 밀도 (n_s)

계면의 강력한 양전하가 자유 전자를 끌어당겨 AlGaN/GaN 경계면 GaN 측에 1~ 2 nm 두께의 급격한 삼각 전위 우물을 형성합니다:

💡

📐 n_s = (σ_pol / q) - [ε_AlGaN / (q² · d_AlGaN)] · [q · φ_b + EF - ΔEc]

여기서 Δ Ec ≈ 0.7 × (Eg(AlGaN) - Eg(GaN)) ≈ 0.35~ 0.45 eV는 전도대 불연속 에너지, d_AlGaN은 장벽층 두께, qφ_b는 표면 배리어 높이입니다.

도핑 불순물 산란의 대폭 억제: 채널 내 의도적 도펀트가 없어 이온화 불순물 쿨롱 산란이 크게 줄어 상온 전자 이동도가 μ_n ≈ 1,500~2,200 cm²/V·s에 이릅니다.

남아 있는 산란 메커니즘과 의존성:

극성 광학 포논(Polar Optical Phonon): 상온 이동도의 상한을 결정하며, 온도가 오를수록 포논 방출/흡수가 급증하여 이동도가 급격히 감소합니다 (μ ∝ T^(−1.5~−2), 150 °C에서는 상온 대비 약 절반으로 감소 → Ron 증가).

음향 포논(Acoustic Phonon): 변형 퍼텐셜 및 압전 효과를 통해 저온 및 중온 영역에서 기여합니다.

계면 거칠기 및 합금 무질서 산란: 캐리어 시트 밀도(ns)가 높을수록 전자가 계면 쪽으로 강하게 끌어당겨져 산란이 심화됩니다 (AlN 약 1 nm 스페이서 삽입으로 억제).

원격/배경 이온화 불순물 및 하전 관통 전위: ns가 낮을 때 가림(screening) 약화로 지배적입니다.

→ 이동도는 ns ≈ 10¹² cm⁻² 초·중반에서 최대값을 가지며, 저온 고품질 에피에서는 10⁴ cm²/V·s 이상도 달성됩니다.

3. 면저항 (R_sh) 및 발리가 성능 지수 (BFOM)

2DEG 시트 면저항:

💡

📐 R_sh = 1 / (q · n_s · μ_n) ≈ 1 / [(1.6 × 10⁻¹⁹) × (1.2 × 10¹³) × 1800] ≈ 280 ~ 320 Ω/sq

발리가 고출력 전력 반도체 성능 지수 (Baliga Figure of Merit):

💡

📐 BFOM = ε · μ · Ec³

GaN의 BFOM은 실리콘(Si) 대비 약 700~800배 이상 우수하여 동일 저항 대비 전력 변환 손실이 극적으로 적습니다.

4. p-GaN 게이트에 의한 상시 차단(Normally-Off) Vth 방정식

💡

📐 Vth = φ_b + (Eg(GaN) / q) - (ΔEc / q) - (q · σ_pol · d_AlGaN / ε_AlGaN) > 0 (≈ +1.2 ~ 1.7 V)

p-GaN 층 내부의 음(-)으로 이온화된 억셉터(Mg⁻)들이 2DEG의 양(+)의 분극 전하를 중화하고 밴드를 들어 올려, 게이트 전압이 0 V일 때 채널을 완전히 공핍(단절)시켜 시스템 안전(Fail-Safe)을 보장합니다.

⚙️ 팹 단위 MOCVD 에피 성장 및 HEMT 제조 공정

공정 모듈	물리적 작용 메커니즘	팹 투입 장비 및 공정 파라미터
MOCVD AlN 핵생성층 성장	실리콘과 갈륨의 용융 화학반응(Melt-back Etch)을 방지하고 17% 격자 불일치 완충	Aixtron G5+ / Veeco Propel MOCVD. TMAl + NH₃, 1050~ 1100^°C, 두께 100~ 200 nm
응력 제어 AlGaN 초격자 (Superlattice)	냉각 시 실리콘(CTE 작음)과 GaN(CTE 큼)의 열팽창 불일치로 인한 웨이퍼 균열/휨(>100 μm) 억제	다층 AlGaN/GaN 스텝 그레이딩 적층, 인시튜(In-situ) 레이저 곡률 센서로 상온 웨이퍼 휨 <30 μm 유지
탄소(C) 도핑 GaN 버퍼층	650 V 이상의 수직 고전압 차단을 위해 의도적 탄소(10¹⁸~ 10¹⁹ cm⁻³) 주입으로 절연화	저온 MOCVD (950^°C) 메탄/에틸렌 분해 자동 혼입, 수직 누설 전류 1 μA/mm 이하 차단
p-GaN 정밀 선택 건식 식각	게이트 영역 외의 p-GaN을 나노 단위로 완벽히 깎아내어 소스/드레인 2DEG 채널을 복원	Lam Research Kiyo / Oxford ICP. Cl₂/BCl₃ 화학 플라즈마, AlGaN 장벽층 손상 0.5 nm 이하 원자층 식각
LPCVD SiNx 표면 패시베이션	고전압 오프 상태에서 전자가 표면 트랩에 포획되어 저항이 급증하는 전류 붕괴(Current Collapse) 박멸	TEL / ASM CVD. 초고순도 SiN_x 증착, 표면 댕글링 본드를 수소 및 질소로 완벽 봉합

⚠️ 나노 한계 결함 및 현장 해결책

1. 전류 붕괴 현상 (Current Collapse) 및 동적 온저항(Ron,dyn) 열화:

오프(Off) 상태에서 드레인에 650 V 고전압이 걸리면, 고에너지 전자가 표면 결함 트랩이나 버퍼 탄소(C) 트랩에 포획되어 가상 게이트(Virtual Gate)를 형성함.

스위치를 켜는 순간(On)에도 포획된 전자가 즉시 빠져나오지 못해 2DEG 채널을 억누르며, 실제 작동 시의 동적 온저항이 정적 저항 대비 2~ 5배 이상 치솟아 인버터가 과열 소손됨.

해결책:

1. 인시튜(In-situ) MOCVD SiN_x 고품질 계면 패시베이션. 2. 다층 필드 플레이트(Field Plate)를 소스와 게이트 상단에 배치하여 드레인 에지의 피크 전계를 공간적으로 분산 완화. 3. JEDEC JC-70 규격에 따른 동적 온저항 비율 관리 (Ron,dyn/Ron,static ≤ 1.15). 2. p-GaN 게이트 과전압 파괴 취약성:

기존 실리콘 MOSFET은 게이트 산화막이 두꺼워 ± 20 V까지 견디지만, p-GaN HEMT는 게이트 정격 전압이 +6.0 V에 불과하며 +7.0 V를 넘으면 쇼트키/pn 접합이 절연 파괴됨.

해결책: GaN 전용 초고속 게이트 드라이버 IC(Navitas GaNFast, TI LMG)를 개발하여 패키지 내부에 단일 칩으로 집적(System-in-Package), 게이트 전압을 +5.0 V로 정밀 클램핑.

📊 전력 반도체 소재 및 구조별 스펙 비교

비교 항목	실리콘 슈퍼정션 (Si SJ)	탄화규소 (4H-SiC MOSFET)	D-mode GaN (캐스코드)	E-mode p-GaN HEMT
반도체 밴드갭 (Eg)	1.12 eV	3.26 eV	3.40 eV	3.40 eV
절연 파괴 전계 (mathcalE_c)	0.3 MV/cm	3.0 MV/cm	3.3 MV/cm	3.3 MV/cm
전자 이동도 (μ_n)	400 cm²/V·s	30~ 40 cm²/V·s (채널)	1,500~2,200 cm²/V·s	1,500~ 2,200 cm²/V·s (2DEG, 300 K)
주력 응용 전압 대역	500~ 650 V	1,200~ 3,300 V (고전압 EV)	650 V	100~ 650 V (초고속 충전/서버)
최적 스위칭 주파수	50~ 150 kHz	100~ 300 kHz	200~ 500 kHz	1.0~ 3.0 MHz (초고주파)
역회복 전하 (Q_rr)	매우 큼 (바디 다이오드)	작음 (SBD 내장)	Si 바디 다이오드 종속	Q_rr ≈ 0 (2DEG 역도통, 완벽)
웨이퍼 기판 단가	매우 저렴 (300 mm Si)	매우 고가 (150/200 mm SiC)	저렴 (200 mm Si)	저렴 (200 mm GaN-on-Si 양산)
대표 시장 포지션	저가 레거시 전원장치	전기차 메인 모터 인버터	초기 산업용 파워팩	스마트폰/노트북 충전기, AI 서버 PSU

🏢 글로벌 GaN 파운드리 및 팹 생태계 헤게모니

TSMC (대만): 세계 최대의 전력 GaN 파운드리 서비스(650V/100V) 제공. Navitas, Power Integrations 등 글로벌 팹리스 고객사들의 물량을 6인치 및 8인치 라인에서 대량 양산.

이노사이언스 (Innoscience, 중국): 세계 최대 규모의 8인치 GaN-on-Si 전용 팹(월 수만 장 캐파)을 구축하여 파괴적인 가격 경쟁력으로 모바일 충전기 및 데이터센터 48V DC-DC 시장 장악.

인피니온 (Infineon, 독일): GaN Systems 인수를 통해 특허 포트폴리오를 흡수하고 독자 CoolGaN 브랜드로 자동차 전장(OBC) 및 산업용 고신뢰성 전력 시장 지배.

삼성전자 파운드리 (한국): 8인치 GaN 파운드리 서비스를 공식 런칭하고 소비자 가전, 통신 기지국, 차량용 온보드 차저(OBC) 공략 가속화.

💡 한 줄 요약: 엔지니어링 핵심 고정

AlGaN/GaN HEMT는 인위적인 불순물 도핑 없이 자연의 결정 분극만으로 2차원 전자 가스(2DEG) 초고속 아우토반을 열어젖힌 물리학의 승리이며, p-GaN 게이트와 필드 플레이트 기술을 통해 전류 붕괴를 정복하고 충전기와 전원장치의 소형화 혁명을 완성했습니다.

🔗 관련 링크

핸드북 전체 목차 (MOC)

이전: 4.5 차세대 비휘발성 메모리와 PIM

다음: 5.2 SiC 전력 MOSFET (트렌치 게이트)

전력 비교: 5.3 IGBT 및 슈퍼정션(Super Junction)

물리 기초: 1.2 소자 물리 — 캐리어 수송 및 산란

공학 정본 원문: 5.1 AlGaN/GaN HEMT 및 2DEG 물리 메커니즘

정본: vol5_1_gan_hemt_2deg.md

연계 실시간 산업 동향

총 6건

※ 해당 개념의 24시간 내 직접 속보가 없어 반도체 공학 편 대표 실시간 공급망 뉴스를 연동합니다.

디일렉10. 2.

SK하이닉스, 세계 최초 16단 HBM4 양산 출하 개시… TSMC CoWoS-L 공정 직결

SK하이닉스가 6세대 HBM4 16단 48GB 모듈 양산에 돌입했다. 베이스 다이에 TSMC 3나노 파운드리 공정을 적용하고 Cu-Cu 하이브리드 본딩을 결합하여 대역폭 2.2TB/s를 달성했다.

HBM4 16단 양산 및 베이스다이 로드맵원문

SemiAnalysis10. 2.

ASML, 차세대 0.55 High-NA EUV 노광기 'EXE:5200' 2026 출하 가속… 인텔·TSMC 14A 도입 경쟁

ASML이 시간당 웨이퍼 220매를 처리하는 0.55 NA High-NA EUV 상용 모델 EXE:5200 양산 라인 가동을 알렸다. 인텔 14A와 TSMC A14 공정의 2026-2027 도입 선점이 가시화된다.

High-NA 0.55NA 노광기 상용 출하원문

전자신문10. 1.

TSMC, 2나노(N2) GAA 공정 양산 수율 70% 돌파… 애플 A19 Pro 전량 단독 생산 확정

TSMC 신주 바오산 20팹의 2nm 나노시트(GAA) 공정 수율이 70%대에 안착하며 애플 차세대 AP A19 Pro 양산에 들어갔다. 고성능 HPC 고객사를 겨냥한 N2P 및 후면전력 A16 준비도 순항 중이다.

2nm GAA 나노시트 양산 수율원문

전자신문10. 1.

석 달 만에 '사상 최대'…'60조' 마이크론, 다음은 '190조' 삼전닉스

미국 메모리 반도체 기업 마이크론테크놀로지가 사상 최대 분기 실적을 기록했다. 인공지능(AI) 데이터센터 투자 확대가 메모리 수요를 끌어올린 결과다. 다음 분기 실적 전망도 시장 기대를 웃돌았다. 메모리 슈퍼사이클에 대한 기대감이 커지는 가운데 시장의 시선은 삼성...

반도체 공급망 관련원문

DIGITIMES Tech10. 1.