DP
DeepTech
목차: Ch 1.2 캐리어 수송 및 생성·재결합
Ch 1.2난이도 L3공학 정본 백서

캐리어 수송 및 생성·재결합

Carrier Transport & Generation-Recombination

정본 핸드북 원문

드리프트-확산 모델, 포논 산란 및 캐리어 포화 속도

[CTO 특강 팩트북 연계] 물리 수식 유도, 장비 파라미터 및 독점 밸류체인 로우 데이터 수록.
팩트북 열람
연계 개념:planar

1.2 캐리어 수송 및 생성·재결합 — 나노 채널에서 전자가 달리고 사라지는 법칙

💡
- 반도체 속 전류의 정체는 두 가지 힘의 합입니다. - 드리프트(Drift, 전계 이동): 뒤에서 강풍(전기장 E)을 불어주어 썰매(전자·정공)가 한 방향으로 밀려가는 현상입니다. 하지만 전계가 너무 세지면 격자 진동(포논)과 끝없이 부딪쳐 포화 속도(10⁷ cm/s)라는 물리적 속도제한선에 걸립니다. - 확산(Diffusion, 농도 확산): 방 한구석에서 향수를 뿌리면 바람이 없어도 온 방으로 향기가 퍼져나가듯, 전하가 밀집된 곳에서 희박한 곳으로 스스로 흩어지는 자연 법칙입니다. - 아인슈타인 관계식(D/μ = kB T / q): 밀려가는 힘(이동도 μ)과 퍼져나가는 힘(확산계수 D)이 결국 물질의 열적 진동 에너지(kB T)라는 하나의 뿌리에서 나온 형제임을 증명합니다.

🎨 눈으로 보는 구조/공정 비교

💡 [3D 공학 정밀 구조도] 반도체 캐리어 수송 물리: 전계별 드리프트 속도 포화(vsat = 10^7 cm/s) 및 농도 구배 확산·산란 메커니즘

💡 [3D 공학 정밀 구조도] 반도체 캐리어 수송 물리: 전계별 드리프트 속도 포화(vsat = 10^7 cm/s) 및 농도 구배 확산·산란 메커니즘

💡
💡 [3D 공학 정밀 구조도] 전계 세기에 따른 전자 드리프트 속도(저전계 이동도 비례 영역 → 포논 방출에 의한 포화 속도 10^7 cm/s 도달) 및 Fick 확산·음향 포논/이온화 불순물 산란

1. 캐리어 수송 3대 레짐 대조: 저전계 옴 영역 vs 고전계 속도포화 vs 서브 10nm 탄도 수송

💡 [캐리어 수송 3대 레짐 대조 배너] 저전계 옴 영역(v=μE) vs 고전계 속도 포화(vsat=1.07×10⁷ cm/s) vs 서브 10nm 탄도 수송(vinj>1.3×10⁷ cm/s, 탄도비 B>80%)

💡 [캐리어 수송 3대 레짐 대조 배너] 저전계 옴 영역(v=μE) vs 고전계 속도 포화(vsat=1.07×10⁷ cm/s) vs 서브 10nm 탄도 수송(vinj>1.3×10⁷ cm/s, 탄도비 B>80%)

*<b>💡 [캐리어 수송 3대 레짐 대조 배너] 전계 강도(E) · 지배 산란 메커니즘 · 전자 에너지 상태 및 최첨단 N2/A16 GAA & Intel 18A 수송 표준</b>*

2. 캐리어 수송 모델 진화사: 고전 드리프트-확산 → 고온전자 유체역학 → 양자 탄도 수송(NEGF)

💡 [캐리어 수송 이론 모델 진화사 인포그래픽] 1세대 드리프트-확산(Lch>0.25μm 국소평형) → 2세대 유체역학(속도 오버슈트 vpeak>2×10⁷ cm/s) → 3세대 양자 탄도 NEGF(GAA 나노시트 가상음극 주입)

💡 [캐리어 수송 이론 모델 진화사 인포그래픽] 1세대 드리프트-확산(Lch>0.25μm 국소평형) → 2세대 유체역학(속도 오버슈트 vpeak>2×10⁷ cm/s) → 3세대 양자 탄도 NEGF(GAA 나노시트 가상음극 주입)

*<b>💡 [캐리어 수송 이론 모델 진화사 인포그래픽] "이동도(Mobility) 확산 수송"에서 "소스 장벽 무충돌 탄도 주입(Injection Velocity)"으로의 설계 철학 전환</b>*

3. 마티센 규칙: 4대 산란(Scattering) 메커니즘이 이동도를 깎아먹는 현장

산란 메커니즘물리적 발생 원인 및 거동전계 및 온도 의존성최첨단 GAA/FinFET 영향
[1] 표면 거칠기 산란 (Surface Roughness)게이트 산화막 계면의 원자 단위 요철(Δ)에 전자가 부딪혀 산란수직 전계(E_eff)가 강할수록 전자가 계면으로 강하게 끌려가 산란 급증 (μ ∝ E_eff⁻²)고성능 구동 시 이동도 저하의 최대 주범 → 원자 단위 계면 평탄화 필수
[2] 포논 산란 (Phonon Scattering)실리콘 결정 원자의 열적 격자 진동(음향 포논 및 광학 포논) 충돌온도가 상승할수록 격자 진동이 격렬해져 이동도 급락 (μ ∝ T^-3/2)고온 동작 칩의 전류 저하 원인 → 저온 쿨링 시 이동도 비약적 상승
[3] 이온화 불순물 산란 (Ionized Impurity)이온화된 도펀트 양이온(As⁺) 또는 음이온(B⁻)의 쿨롱 인력/척력온도가 낮을수록 전자의 열속도가 느려져 쿨롱 편향을 심하게 받음 (μ ∝ T^3/2/N_I)채널을 무도핑(Undoped) 진성 반도체로 구성하여 산란 원천 제거

4. 캐리어 수송 및 생성·재결합 6단계 물리 시퀀스 + 산란 제어 폐루프 게이트

💡 [캐리어 수송 및 생성·재결합 제어 시퀀스] 소스 전하 주입 → 드리프트/확산 결합 → 마티센 산란 감속 → 광학포논 방출 속도포화 → 3대 생성-재결합 평형 → 서브 10nm 탄도 수송 및 폐루프 게이트

💡 [캐리어 수송 및 생성·재결합 제어 시퀀스] 소스 전하 주입 → 드리프트/확산 결합 → 마티센 산란 감속 → 광학포논 방출 속도포화 → 3대 생성-재결합 평형 → 서브 10nm 탄도 수송 및 폐루프 게이트

*<b>💡 [캐리어 수송 및 생성·재결합 제어 시퀀스] 소스 주입 속도부터 준탄도 전도 및 SRH 암전류/표면 산란 감시 폐루프</b>*

5. 캐리어 수송 4대 극한 물리 결함 및 정량 극복 엔지니어링 트리

💡 [캐리어 수송 4대 물리 결함 극복 트리] 표면 거칠기 산란 · 핫 캐리어 열화(HCI) · SRH 결함 암전류 · 오제(Auger) 비방사 재결합 극복 로드맵

💡 [캐리어 수송 4대 물리 결함 극복 트리] 표면 거칠기 산란 · 핫 캐리어 열화(HCI) · SRH 결함 암전류 · 오제(Auger) 비방사 재결합 극복 로드맵

*<b>💡 [캐리어 수송 4대 물리 결함 극복 트리] ALE 원자 평탄화, LDD 전계 분산 및 중수소(D2) 어닐, 내부 게터링(IG), 레트로그래드 도핑 프로파일</b>*

🔍 왜 필요한가? — 이동도 환상과 나노 영역의 물리적 사망 선고

1. 장채널의 이동도 환상과 단채널 속도 포화

과거 0.18 μm ~ 65 nm 평면 공정에서는 "이동도(μ)가 높으면 구동 전류(Ion)가 정비례해서 오른다"는 고전 공식(I_d ∝ μ (W / L) (Vgs-Vth)²)이 지배적이었습니다.

그러나 채널 길이가 수십 나노미터 이하로 줄어들자 드레인 전압 Vds = 0.7 V만 걸어도 수평 전계가 mathcalE = Vds/L ≈ 5 × 10⁵ V/cm라는 초고전계로 치솟았습니다.

전자는 광학 포논(Optical Phonon)을 방출하며 최고 속도인 속도 포화 한계(vsat ≈ 1.0 × 10⁷ cm/s)에 부딪히며, 전압을 아무리 더 줘도 전류가 더 이상 증가하지 않는 병목에 갇혔습니다.

2. 탄도 수송(Ballistic Transport)으로의 패러다임 전환

3nm/2nm GAA 노드에서는 채널 길이가 실리콘 내부 전자의 평균 자유 행정(Mean Free Path, λ_mfp ≈ 10~ 15 nm)과 비슷해집니다.

전자가 채널을 건너는 동안 산란을 거의 겪지 않는 준탄도(Quasi-Ballistic) 수송 상태에 진입합니다.

이 영역에서는 채널 벌크 이동도(μ)보다 "소스로부터 전자를 얼마나 빠르고 많이 주입하는가(소스 주입 속도 v_inj)"와 "금속-실리사이드 접촉 저항(Rc)"이 트랜지스터 속도의 80% 이상을 지배합니다.

📐 이론을 지탱하는 3대 수식과 직관적 물리

캐리어 수송은 외부 전기장에 의한 드리프트 가속과 농도 구배에 의한 확산의 중첩이다.

[수식 1] 총 드리프트-확산 전류 밀도 방정식 (Drift-Diffusion Equation)

전자와 정공이 만드는 반도체의 총 전도 전류 밀도:

💡
📐 J_tot = q(n · μ_n + p · μ_p)E + q · [D_n(dn/dx) - D_p(dp/dx)]

앞부분: 전기장 E에 의해 밀려가는 드리프트 전류 (q n μ E)

뒷부분: 농도 차이(dn/dx)에 의해 흩어지는 확산 전류 (q D ∇ n)

직관적 비유 (흐르는 강물에서 노 젓기):

강물의 유속(전기장 E)에 휩쓸려 배가 떠내려가는 것이 드리프트이고, 배 안에서 승객들이 좁아서 넓은 곳으로 흩어지는 것이 확산입니다. 트랜지스터 채널에서는 이 두 흐름이 합쳐져 드레인 전류를 만듭니다.

[수식 2] 아인슈타인 관계식 (Einstein Relation)

확산 계수 D와 전계 이동도 μ 사이의 절대적 열평형 비례 관계:

💡
📐 D / μ = kB · T / q = V_t (≈ 25.9 mV @ 300K)

외부에서 전압을 걸어 끌어당기는 힘(이동도 μ)과 입자 스스로 퍼져나가는 힘(확산 D)은 별개의 메커니즘이 아니라 격자의 열적 산란(kB T/q)이라는 동일한 미시적 과정에 묶여 있음

직관적 비유 (동전의 양면):

얼음판 위에서 썰매를 밀었을 때 잘 미끄러지는 사람(높은 이동도)은 바람이 불지 않아도 제자리에서 발을 굴리면 더 멀리 퍼져나가는 법(높은 확산도)입니다.

[수식 3] 고전계 캐리어 포화 속도 모델 (Velocity Saturation)

전기장 E가 극도로 높아졌을 때 전자의 표류 속도가 한계에 도달하는 식:

💡
📐 v_d(E) = μ₀ · E / [1 + (μ₀ · E / vsat)^β]^(1/β) → vsat ≈ 10⁷ cm/s (as E → ∞)

나노 트랜지스터에서는 소스와 드레인 사이 거리가 10 nm에 불과해 채널 전계가 수십만 V/cm에 달하여, 전자가 아무리 강한 힘을 받아도 광학 포논 방출 산란으로 인해 시속 36만 km(10⁷ cm/s) 이상 빨라질 수 없음

직관적 비유 (폭우 속 질주와 공기저항 종단속도):

자동차 액셀을 끝까지 밟아 엔진 출력을 10배로 올려도 공기 저항과 빗방울 충돌 때문에 특정 최고 속도(종단 속도)에 걸려 더 이상 가속되지 않는 물리적 한계선입니다.

⚙️ 심층 수학적 정식화 및 지배 방정식

1. 드리프트-확산 수송 방정식 (Drift-Diffusion Equation)

⚙️ 심층 물리 직관: 수식이 풀어주는 3대 나노 수송 미스터리

1. 아인슈타인 관계식의 철학: "바람에 밀리는 힘과 스스로 퍼지는 힘의 뿌리가 같은 이유"

(D / μ) = (kB T / q) ≈ 25.9 mV 는 물리적으로 경이로운 등식입니다.

이동도(μ)는 외부에서 전압(바람)을 걸어 전자를 강제로 끌고 갈 때 얼마나 잘 달리는가의 척도이고, 확산계수(D)는 바람이 전혀 없을 때 입자 스스로 흩어지는 척도입니다.

전혀 달라 보이는 이 두 현상이 상온에서 정확히 25.9 mV라는 상수로 묶이는 이유는, 두 현상 모두 실리콘 원자 격자의 열진동(kB T)과 충돌하는 동일한 미시적 산란 과정을 겪기 때문입니다. 얼음판에서 썰매가 잘 미끄러지는 재질(높은 μ)은 가만히 놔두고 발만 굴러도 멀리 퍼져나가는(높은 D) 것과 완벽히 같습니다.

2. 음속의 벽과 속도 포화 (vsat ≈ 10⁷ cm/s)

진공에서 전자는 전압을 걸면 빛의 속도(3 × 10¹⁰ cm/s)에 가깝게 가속됩니다.

그러나 실리콘 고체 안에서 전자는 아무리 전압을 높여도 초속 100km(1.0 × 10⁷ cm/s)에서 멈춰 섭니다.

물리적 이유: 전자가 전계에 의해 에너지를 얻어 질주하다가 임계 에너지(ħω_op ≈ 63 meV)에 도달하는 순간, 실리콘 원자 격자에 광학 포논(Optical Phonon: 격자 진동 양자)을 기관총처럼 방출하며 운동 에너지를 모조리 빼앗기기 때문입니다. 마치 제트기가 음속을 돌파할 때 거대한 충격파 저항에 걸려 더 이상 가속되지 않는 것과 같습니다.

3. DRAM 리프레시와 이미지 센서 암점의 주범 (SRH 생성-재결합)

불순물 금속 원자(Fe, Cu) 1개가 실리콘 격자에 끼어들면 밴드갭 정중앙(E_i)에 깊은 트랩(Deep Level Trap) 준위를 만듭니다.

스위치가 켜졌을 때: 지나가던 전자가 이 트랩에 발이 걸려 정공과 결합해 소멸하므로 구동 전류가 깎여 나갑니다.

스위치가 꺼졌을 때(공핍층): 트랩이 열에너지를 흡수해 전자-정공 쌍을 강제로 찢어발기며 원치 않는 누설 전류(열적 생성 G_SRH ≈ n_i / τ_g)를 뿜어냅니다.

이것이 바로 DRAM이 64ms마다 데이터를 다시 써야(Refresh) 하는 원흉이자, 스마트폰 카메라가 어두운 곳에서 사진을 찍을 때 지글거리는 노이즈(암전류: Dark Current)의 정체입니다.

4. 연속 방정식 (Continuity Equation)

시간에 따른 전하 밀도의 보존 법칙:

💡
📐 (∂ n / ∂ t) = (1 / q) ∇ · J_n + G_n - U_n
💡
📐 (∂ p / ∂ t) = -(1 / q) ∇ · J_p + G_p - U_p

여기서 G는 생성률(Generation Rate), U는 재결합률(Recombination Rate)입니다.

5. 쇼클리-리드-홀(SRH) 생성 및 재결합률

실리콘과 같은 간접 천이형 반도체에서 결함 트랩 준위(E_t)를 매개로 일어나는 지배적 재결합 메커니즘:

💡
📐 U_SRH = (p · n - n_i²) / [τ_p(n + n₁) + τ_n(p + p₁)]

여기서 n₁ = n_i exp((E_t - E_i / kT)), p₁ = n_i exp((E_i - E_t / kT))입니다.

공핍층(Depletion Region, n, p << n_i)에서의 열 생성:

💡
📐 G_SRH = -U_SRH ≈ n_i / τ_g (τ_g ≈ τ_n + τ_p)

이것이 바로 DRAM 셀의 전하 누설과 CIS 픽셀의 암전류(Dark Current)를 유발하는 근본 방정식입니다.

6. 탄도 수송 모델 (Landauer-Datta-Lundstrom)

채널 길이 Lch가 평균 자유 행정 λ_mfp와 경쟁할 때의 드레인 전류:

💡
📐 I_ds = q · v_inj · C_inv(Vgs - Vth) · mathcalB
💡
📐 B = λ_mfp / (λ_mfp + Lch) (탄도율 Ballisticity Ratio)

Lch >> λ_mfp (장채널): mathcalB → λ_mfpLch << 1 (고전적 드리프트 수송, 산란 지배).

Lch → 0 (극초단 채널): mathcalB → 1 (100% 탄도 수송, 산란 제로). 2nm GAA에서는 mathcalB ≈ 0.75~ 0.85에 도달합니다.

⚙️ 팹 단위에서 캐리어 수송을 제어하는 실제 공정

핵심 공정 엔지니어링수송 물리적 작용 메커니즘팹 장비 및 구체 파라미터
스트레인 엔지니어링 (CESL & eSiGe)채널 격자를 인장/압축 변형시켜 밸리(Valley) 분리 유도, 유효질량 m^* 감소 및 음향 포논 산란 억제ASM Intrepid / AMAT Centura 에피. PMOS: 35% Ge 분율 eSiGe S/D. NMOS: 1.5 GPa 인장 응력 SiN CESL 라이너
원자층 평탄화 세정 (DHF / O3)Si/IL 계면 거칠기(RMS Roughness)를 0.1 nm 이하로 억제하여 표면 거칠기 산란(μ_sr ∝ Δ⁻²) 극소화SCREEN SU-3200 / TEL Celius. 초고순도 불화수소(DHF) 및 기능성 오존수 세정, 원자층 단위 테라스 평탄화
고용도 인/붕소 레이저 어닐링S/D 익스텐션 영역의 활성화 농도를 2 × 10²⁰ cm⁻³ 이상으로 극대화하여 소스 주입 속도(v_inj) 극대화 및 기생 저항(R_sd) 절감SCREEN Laser Annealer (LT-3100). 파장 532nm 그린 레이저, 표면 피크 1300^°C 도달 후 1 ms 급랭 (도펀트 확산 거리 <0.5 nm)
계면 결함 패시베이션 (FGA / D2 고압 어닐)Si/SiO₂ 계면의 댕글링 본드(Dangling Bond, Pb 센터)를 중수소(D₂)로 치환 결합시켜 SRH 재결합 및 1/f 노이즈 억제TEL / Kokusai 고압 열처리 장비. 20~ 30 atm 고압 중수소(D₂), 400~ 450^°C, 동위원소 효과로 Si-D 결합 수명 10배 연장

⚠️ 나노 한계 결함 및 현장 해결책

1. GAA 자기 발열 효과(Self-Heating Effect, SHE)에 의한 포논 산란 폭증:

실리콘 나노시트 4면이 열전도율이 극히 낮은 유전막(SiO₂ kappa ≈ 1.4 W/m·K, HfO2)으로 둘러싸여 있어, 소자 작동 시 줄열이 빠져나가지 못하고 채널 국소 온도가 150^°C 이상으로 치솟음.

고온 격자 진동으로 음향 포논 산란이 폭증하여 μ_ph ∝ T^-1.5 법칙에 따라 실효 이동도가 40% 이상 급락.

해결책: 백사이드 파워 딜리버리 네트워크(BSPDN)를 통해 후면 구리 파워레일로 열을 분산시키고, 게이트 스페이서에 고열전도성 질화물(SiBN, SiOCN) 도입.

2. DRAM 1a/1b 노드 단일 금속 원자 트랩에 의한 리프레시 폭탄:

셀 커패시터 액세스 트랜지스터의 공핍 영역에 Fe, Cu 등 중금속 원자가 단 1개만 침투해도 깊은 SRH 준위를 형성하여 누설 전류가 10 fA 단위로 폭증, 셀 데이터 보존 시간(t_REF)이 64 ms → 1 ms로 붕괴.

해결책: 클린룸 웨이퍼 보관함(FOUP)에 극저습 질소 퍼징 시스템을 상시 가동하고, 실리콘 웨이퍼 후면에 고농도 폴리실리콘 백사이드 게터링 층을 형성하여 중금속을 격리 포획.

📊 캐리어 수송 방식 및 소자 세대별 비교

비교 항목65nm 벌크 평면 CMOS14nm FinFET2nm GAA (MBCFET)GaN HEMT 전력 소자
지배적 수송 메커니즘드리프트-확산 (μ 선형)속도 포화 (vsat 지배)준탄도 수송 (mathcalB > 0.8)2DEG 고속 수송 (무도핑)
채널 물리적 길이 (Lch)40~ 50 nm18~ 20 nm12~ 14 nm0.25~ 1.0 μm
실효 전자 이동도 (μ_eff)350~ 450 cm²/V·s200~ 250 cm²/V·s150~ 180 cm²/V·s (표면산란)1,500~ 2,000 cm²/V·s
포화 드리프트 속도 (vsat)1.0 × 10⁷ cm/s1.0 × 10⁷ cm/s1.2 × 10⁷ cm/s (주입속도)2.5 × 10⁷ cm/s
주요 성능 저하 요인전계 의존 산란Fin 측벽 표면 산란나노시트 거칠기 및 접촉 저항 Rc버퍼층 결함 트랩 준위
양품 판별 핵심 지표Ion / Ioff 비율DIBL, 서브스레시홀드 스윙R_ext (기생저항), 탄도 주입 속도동적 온저항 (Ron,dyn) 열화

🏢 글로벌 파운드리·메모리 생태계 수송 엔지니어링 실측

TSMC: 2nm(N2) 공정에서 탄도 수송 효율을 극대화하기 위해 나노시트 채널 표면 조도를 원자층 식각(ALE)으로 0.1~0.2 nm(Rq) 수준으로 억제. 에피텍시 소스/드레인과 접촉 금속 사이에 ALD Ti 실리사이드를 도입해 접촉 비저항을 1.5 × 10⁻⁹ Ω·cm²로 감축.

삼성전자 파운드리: SF3/SF2 공정에 채널 폭(Wns)을 확장한 와이드 나노시트(MBCFET)를 적용하여 단위 면적당 유효 채널 폭(Weff)을 FinFET 대비 30% 이상 넓혀, 탄도 영역에서 단일 소자당 구동 전류 밀도를 극대화.

SK하이닉스 & 삼성 메모리: 1b/1c nm DRAM에서 리프레시 특성 개선을 위해 리세스 액세스 게이트 트랜지스터(Fin-Saddle/Sphere)의 채널 전계 분포를 완화하여 SRH 전하 생성 속도를 50% 이상 억제.

💡 한 줄 요약: 엔지니어링 핵심 고정

캐리어 수송은 장채널 시절의 "이동도 달리기"에서 2nm 나노시트의 "무충돌 탄도 직진 및 기생 저항 제거 전쟁"으로 완전히 전환되었으며, 메모리와 센서의 핵심 승부는 "SRH 결함 호텔을 1ppb 이하로 박멸하는 생성·재결합 제어"에 있습니다.

🔗 관련 링크

핸드북 전체 목차 (MOC)

이전: 1.1 소자 물리 — 에너지 밴드 구조 및 캐리어 통계

다음: 1.3 소자 물리 — PN 접합 다이오드 물리

연계 해석: 2.1 점진적 채널 근사(GCA)와 MOSFET 거동

선단 소자: 3.2 GAA 나노시트 4면 게이트 포위

정본: vol1_2_carrier_transport.md

연계 실시간 산업 동향

총 6건

※ 해당 개념의 24시간 내 직접 속보가 없어 반도체 공학 편 대표 실시간 공급망 뉴스를 연동합니다.

디일렉10. 2.

SK하이닉스, 세계 최초 16단 HBM4 양산 출하 개시… TSMC CoWoS-L 공정 직결

SK하이닉스가 6세대 HBM4 16단 48GB 모듈 양산에 돌입했다. 베이스 다이에 TSMC 3나노 파운드리 공정을 적용하고 Cu-Cu 하이브리드 본딩을 결합하여 대역폭 2.2TB/s를 달성했다.

HBM4 16단 양산 및 베이스다이 로드맵원문
SemiAnalysis10. 2.

ASML, 차세대 0.55 High-NA EUV 노광기 'EXE:5200' 2026 출하 가속… 인텔·TSMC 14A 도입 경쟁

ASML이 시간당 웨이퍼 220매를 처리하는 0.55 NA High-NA EUV 상용 모델 EXE:5200 양산 라인 가동을 알렸다. 인텔 14A와 TSMC A14 공정의 2026-2027 도입 선점이 가시화된다.

High-NA 0.55NA 노광기 상용 출하원문
전자신문10. 1.

TSMC, 2나노(N2) GAA 공정 양산 수율 70% 돌파… 애플 A19 Pro 전량 단독 생산 확정

TSMC 신주 바오산 20팹의 2nm 나노시트(GAA) 공정 수율이 70%대에 안착하며 애플 차세대 AP A19 Pro 양산에 들어갔다. 고성능 HPC 고객사를 겨냥한 N2P 및 후면전력 A16 준비도 순항 중이다.

2nm GAA 나노시트 양산 수율원문
전자신문10. 1.

석 달 만에 '사상 최대'…'60조' 마이크론, 다음은 '190조' 삼전닉스

미국 메모리 반도체 기업 마이크론테크놀로지가 사상 최대 분기 실적을 기록했다. 인공지능(AI) 데이터센터 투자 확대가 메모리 수요를 끌어올린 결과다. 다음 분기 실적 전망도 시장 기대를 웃돌았다. 메모리 슈퍼사이클에 대한 기대감이 커지는 가운데 시장의 시선은 삼성...

반도체 공급망 관련원문
DIGITIMES Tech10. 1.

TSMC, AI 가속기 수요 폭증에 CoWoS 인터포저 생산능력 월 6.5만 장으로 긴급 증설

엔비디아 블랙웰 및 커스텀 ASIC 수요 확대에 따라 TSMC 타이난 첨단 패키징 6공장의 CoWoS-L/S 라인을 풀가동하고, 2026년 말까지 월 생산능력을 기존 목표치 대비 25% 상향했다.

CoWoS-L 2.5D 인터포저 증설원문
디일렉10. 1.

삼성전기·SKC, 2026 차세대 글라스 기판 파일럿 라인 가동… 대면적 칩렛 패키징 패러다임 전환

유기 기판(FC-BGA)의 휨 현상과 미세 피치 한계를 극복하는 글라스 기판이 양산 검증에 들어갔다. TGV(Through Glass Via) 가공 수율 개선으로 AI 가속기용 기판 공급망 진입이 임박했다.

TGV 글라스 기판 파일럿 양산원문

Deep Dive 연계 학술 논문

총 2편
arXiv:2610.01880v12026. 10.

Symmetry considerations in chirality-induced spin selectivity

Dmitry Budker, Angela Wittmann

The chirality-induced spin selectivity (CISS) effect, the coupling between structural chirality and electron spin polarization, has been experimentally observed across many diverse systems. However, despite extensive theoretical effort, a unified mechanistic understanding remains elusive. In this perspective, we demonstrate how some of the basic properties of the fascinating effects of CISS can be understood based on straightforward symmetry considerations commonly employed in fundamental particle physics. In particular, we show that CISS does not violate any fundamental symmetries including parity and time-reversal. By anchoring CISS within the universal language of symmetry, we offer a robust conceptual foundation for interpreting experiments and guiding future theoretical and experimental designs.

도메인: 반도체 공학 편PDF 원문 열람
arXiv:2610.01402v12026. 10.

Transport theory for a generic two-arm co-propagating Majorana interferometer with Majorana fermion and edge vortex tunneling

Domenico Giuliano, Andrea Nava, Fabian Hassler et al.

Co-propagating chiral Majorana edge modes are predicted to exist in proximity-coupled quantum anomalous Hall systems. They combine the exciting prospects of edge vortices as flying non-Abelian Ising anyons, with their fully electrical detection through anyon fusion processes. In this setup, electrical transport arises from the interference of a pair of Majorana edge states. By bosonizing the model with an additional replica sector, we generalize previous treatments to fully asymmetric configurations. We analyze a Mach-Zehnder interferometer and show that while the DC conductance does not exhibit signatures of edge-vortex interference, at low frequencies, this interference manifests as an effective capacitance. This quantity is sensitive to the non-Abelian anyon statistics of edge vortices and, in particular, carries signatures of their topological spin and nontrivial conformal dimension. We demonstrate that the thermal length $l_T = \hbar v/(πk_B T)$ is the relevant scale at low temperatures $T$, analogous to quasiparticle transport in conventional quantum Hall edge states with velocity $v$. As long as the interferometer arm lengths match within this length scale, transport signatures of the non-Abelian statistics of edge vortices remain visible.

도메인: 반도체 공학 편PDF 원문 열람