DP
DeepTech
목차: Ch 0.2 플라즈마 건식 및 저온 식각 공정
Ch 0.2난이도 L4공학 정본 백서

플라즈마 건식 및 저온 식각 공정

Plasma Dry & Cryogenic Etching

정본 핸드북 원문

고에너지 이온 충격(RIE)과 화학적 비등방성 패턴 식각 메커니즘

[CTO 특강 팩트북 연계] 물리 수식 유도, 장비 파라미터 및 독점 밸류체인 로우 데이터 수록.
팩트북 열람
관련 개체:lamtelapplied_materials
연계 개념:nand

0.2 플라즈마 건식 및 습식 식각 공정 — 나노 세계의 원자 조각칼과 3차원 트렌치

💡
- 식각(Etch)은 "노광(리소그래피)이 웨이퍼 표면에 그린 밑그림을 따라 불필요한 부분을 파내는 반도체 조각칼"입니다. - 습식 식각 (Wet Etch): 화학 약품(산·염기)에 담가 녹이는 방식으로, "뜨거운 비눗물에 그릇을 담그는 설거지"와 같습니다. 사방으로 균일하게 녹아내리는 등방성(Isotropic)이라 옆벽까지 깎여 나가(언더컷) 나노미터 미세 패턴에는 쓸 수 없습니다. - 건식 플라즈마 식각 (Dry Plasma Etch / RIE): 진공 챔버 안에서 플라즈마를 발생시켜 이온 총알을 수직으로 쏘아 파내는 "초정밀 원자 샌드블래스터"입니다. 옆벽은 화학 보호막(폴리머)으로 감싸 지키고, 바닥만 수직 이온으로 때려 파내는 이방성(Anisotropic) 기술로 수직 90도 절벽을 깎아냅니다. - 3D NAND(300단 수직 구멍)와 GAA 나노시트 시대에는 나노 단위로 깎는 원자층 식각(ALE: Atomic Layer Etch)과 영하 80도에서 측벽을 얼려 파내는 극저온 크라이오(Cryogenic) 식각이 수율의 열쇠입니다.

🎨 눈으로 보는 구조/공정 비교

💡 [3D 공학 정밀 구조도] ICP-RIE 건식 플라즈마 반응 챔버 및 비등방성 이온 식각·측벽 패시베이션 구조

💡 [3D 공학 정밀 구조도] ICP-RIE 건식 플라즈마 반응 챔버 및 비등방성 이온 식각·측벽 패시베이션 구조

💡
💡 [3D 공학 정밀 구조도] ICP-RIE 건식 플라즈마 반응 챔버, RF 바이어스 지향성 CF3+ 이온 충격 및 플루오린 라디칼 측벽 패시베이션 메커니즘

1. 식각 방식 3대 기술 대조: 등방성 습식 vs 비등방성 건식 RIE vs 극저온(-80℃) 플라즈마

💡 [3대 식각 방식 정밀 대조 배너] 등방성 습식(A=0, 패턴붕괴) vs 비등방성 건식 RIE(A≈0.95, 고종횡비 한계) vs 차세대 극저온 Cryo 플라즈마(A>0.99, 300단+ V-NAND 채널홀 AR 70:1)

💡 [3대 식각 방식 정밀 대조 배너] 등방성 습식(A=0, 패턴붕괴) vs 비등방성 건식 RIE(A≈0.95, 고종횡비 한계) vs 차세대 극저온 Cryo 플라즈마(A>0.99, 300단+ V-NAND 채널홀 AR 70:1)

*<b>💡 [3대 식각 방식 정밀 대조 배너] 등방성 습식 화학 식각 vs 상온 건식 RIE vs 차세대 극저온(-80℃) 플라즈마 메커니즘 대조</b>*

비교 지표습식 화학 식각 (Wet Etch)건식 반응성 이온 식각 (Dry RIE)차세대 극저온 플라즈마 (Cryo RIE)
식각 메커니즘순수 화학적 용해 반응 (등방성)이온 물리 충격 + 화학 반응 시너지 (비등방성)-80℃ 동결 무폴리머 자기보호 메커니즘
단면 프로파일마스크 하부 측면 파고듦 (언더컷 발생)측벽 보호막([CF2]n)에 의한 수직 90° 직각 벽면 형성원자 수준의 결점 없는 초고밀도 수직 실린더
비등방도 (A)A = 0 (가로 식각 속도 = 세로 식각 속도)A ≈ 0.95~0.98 (측면 식각 거의 없음, CD 보존)A > 0.99 (측면 반응 완전 동결, 종횡비 한계 돌파)
주요 적용 공정웨이퍼 전면 세정, 질화막 단체 제거미세 게이트 패터닝, 금속 배선 패터닝3D NAND 300단+ 채널홀(AR 70:1), 초고밀도 커패시터

2. 관통 전극(TSV) 및 MEMS용 Bosch DRIE 3단계 펄스 반복 사이클

💡 [3단계 펄스 DRIE 사이클 인포그래픽] 1단계 C4F8 패시베이션 → 2단계 Ar+/SF5+ 바닥막 디패시베이션 → 3단계 SF6 화학 굴착 및 스캘럽 제어 폐루프

💡 [3단계 펄스 DRIE 사이클 인포그래픽] 1단계 C4F8 패시베이션 → 2단계 Ar+/SF5+ 바닥막 디패시베이션 → 3단계 SF6 화학 굴착 및 스캘럽 제어 폐루프

*<b>💡 [3단계 펄스 DRIE 사이클 인포그래픽] C4F8 고분자 보호막 코팅 → 방향성 이온 바닥막 파괴 → SF6 고속 화학 굴착 반복</b>*

보쉬(Bosch) DRIE 단계주입 가스 및 에너지화학/물리 반응핵심 역할 및 사양
1단계: 패시베이션 (Passivation)C4F8 플라즈마표면 전체에 테플론([CF2]n) 유사 고분자막 증착측벽 식각 방지 보호막 형성 (0.8~1.5s)
2단계: 바닥막 제거 (Depassivation)Ar+, SF5+ 수직 가속 이온바닥면에 수직 이온 충격 가하여 박막 스퍼터링바닥 실리콘 선택적 노출 (0.3~0.8s 고속 스위칭)
3단계: 실리콘 식각 (Etching)SF6 플라즈마 (불소 라디칼 F*)Si + 4F* → SiF4 ↑ 자발적 화학 반응순수 바닥 방향 급속 수직 굴착 (10~25 μm/min)

3. 고종횡비(HARC 60:1) 채널홀 식각 4대 결함 물리 및 엔지니어링 극복 트리

💡 [HARC 4대 결함 물리 및 솔루션 트리] RIE Lag(ARDE) · 보잉(Bowing) · 트위스팅(Twisting) · 스트리에이션(Striation) 극복 로드맵

💡 [HARC 4대 결함 물리 및 솔루션 트리] RIE Lag(ARDE) · 보잉(Bowing) · 트위스팅(Twisting) · 스트리에이션(Striation) 극복 로드맵

*<b>💡 [HARC 4대 결함 물리 및 솔루션 트리] 크누센 확산 고갈, 이온 산란, 비대칭 하전 축적 및 마스크 LER 전사 극복 체계</b>*

4. 고밀도 플라즈마 RIE 건식 식각 8단계 제어 시퀀스 및 폐루프 인라인 검사

💡 [8단계 플라즈마 식각 제어 파노라마] 진공 척킹 → ICP 방전 → RF 바이어스 가속 → 시너지 삭마 → 측벽 보호막 → TMP 배기 → OES 종단점 → 폐루프 리워크 게이트

💡 [8단계 플라즈마 식각 제어 파노라마] 진공 척킹 → ICP 방전 → RF 바이어스 가속 → 시너지 삭마 → 측벽 보호막 → TMP 배기 → OES 종단점 → 폐루프 리워크 게이트

*<b>💡 [8단계 플라즈마 식각 제어 파노라마] Lam Research Kiyo ICP 플랫폼 기반 파라미터 제어 및 인라인 CD-SEM 계측·리워크 폐루프</b>*

🔍 왜 필요한가? — 습식이 멈춘 지점과 건식 플라즈마의 필연성

1. 등방성(Isotropic)의 저주와 미세화 한계

습식 식각은 액체 반응물이 실리콘을 전 방향에서 동일한 속도로 녹여냅니다.

가로로 깎이는 속도와 세로로 깎이는 속도가 같아, 100 nm 깊이로 파내려 가면 옆벽도 100 nm만큼 파고들어 가(언더컷) 패턴이 흔적도 없이 사라집니다.

선폭이 마이크로미터에서 나노미터로 줄어들면서 원하는 수직 방향으로만 깎아내는 이방성(Anisotropy) 식각이 절대적 생존 조건이 되었습니다.

2. 세정액 모세관력에 의한 패턴 붕괴 (Pattern Collapse)

3D NAND의 300단 수직 채널 홀이나 DRAM의 50:1 커패시터 실린더 사이에 세정액(물)이 들어가면, 건조 시 표면장력(γ)에 의한 극심한 모세관 음압이 발생합니다:

💡
📐 Δ P = (2γ cosθ / d)

나노미터 두께의 기둥들이 서로를 끌어당겨 엿가락처럼 휘어 달라붙으며 수율이 0%로 추락합니다. 액체를 배제하고 진공 상태에서 기체로 깎는 건식 식각이 필수화된 배경입니다.

📐 이론을 지탱하는 3대 수식과 직관적 물리

플라즈마 식각은 화학적 라디칼 반응과 물리적 고에너지 이온 충돌이 결합된 원자층 단위의 지향성 삭마 공정이다.

[수식 1] 식각 이방성 계수 (Anisotropy Factor)

식각 프로파일이 수직으로 얼마나 곧게 파고드는가를 나타내는 척도:

💡
📐 A_f = 1 - (R_lateral / R_vertical)

R_lateral: 수평 방향 등방성 식각 속도 (화학적 라디칼에 의한 자발적 용해)

R_vertical: 수직 방향 식각 속도 (시스 전계 가속 이온 충돌 + 라디칼 반응 결합)

A_f = 0: 완전 등방성 (습식 식각, 언더컷 발생), A_f = 1: 완전 이방성 (이상적 수직 RIE)

직관적 비유 (물총 세척 vs 고압 모래 분사기):

물을 들이부으면(습식/라디칼) 사방으로 물이 번져 벽면까지 다 깎아먹지만(언더컷), 고압 모래 분사기(이온 빔)는 바닥만 수직으로 강타해 깊고 좁은 트렌치를 파냅니다.

[수식 2] 보마 껍질 속도 (Bohm Sheath Criterion)

플라즈마 벌크에서 가속 영역(Sheath)으로 진입하는 이온들의 최소 임계 속도:

💡
📐 u_B = √(kB · T_e / M_i)

T_e: 플라즈마 전자의 온도 (2~ 5 eV, 가벼워서 수만 도에 해당)

M_i: 식각 이온의 질량 (예: CF₃⁺, Ar⁺)

전자의 열에너지가 시스 경계면에 전위 강하를 형성하여 이온을 음극(웨이퍼)으로 수직 가속시킴

직관적 비유 (폭포수 진입로의 유속):

잔잔한 호수(플라즈마 벌크)에 떠 있던 배가 폭포 가장자리(시스 가장자리)에 도달하면 특정 속도(u_B) 이상으로 빨려 들어가 수직 절벽(웨이퍼)을 향해 쏜살같이 낙하합니다.

[수식 3] RIE 식각 선택비 (Etch Selectivity)

마스크 및 하부 산화막 손실 대비 타깃 물질이 얼마나 빠르게 깎이는지의 비율:

💡
📐 S = R_target / R_mask/underlayer

탄소계 폴리머 보호막(C_xF_y)을 측벽에 증착하면서 바닥만 이온으로 깨부수는 동시 증착·식각 메커니즘을 통해 S > 50:1 달성

직관적 비유 (조각칼의 표적 분별력):

단단한 갑옷(마스크)은 흠집만 내고 그 아래의 부드러운 찰흙(타깃 막)만 귀신같이 골라 도려내는 화학적·물리적 차별성입니다.

⚙️ 심층 수학적 정식화 및 식각 물리 방정식

1. 비등방도 지수 (Anisotropy Factor: A)

식각이 얼마나 수직으로 반듯하게 진행되는지를 나타내는 척도:

💡
📐 A = 1 - (R_lateral / R_vertical)

R_lat = R_vert (습식 등방성 식각): A = 0 (원형 언더컷 붕괴).

R_lat = 0 (완벽한 RIE 건식 식각): A = 1 (완벽한 수직 90^° 프로파일).

2. 선택비 (Selectivity: S)

하부 산화막이나 상부 하드마스크 손상 없이 목표 물질만 선택적으로 제거하는 비율:

💡
📐 S = ER_target / ER_mask 또는 S = ER_target / ER_underlayer

예: 게이트 폴리실리콘을 깎을 때 밑에 깔린 1 nm짜리 극박 게이트 산화막을 뚫지 않으려면 S_poly/oxide > 100:1 이상의 극한 선택비가 요구됩니다.

3. 코번-윈터스 이온-라디칼 시너지 (Coburn & Winters Synergy)

1979년 증명된 반응성 이온 식각(RIE)의 핵심 원리:

💡
📐 ER_total >> ER_radical + ER_ion

중성 라디칼(XeF₂)만 단독으로 쪼이면 식각 속도가 느립니다 (ER_rad ≈ 5 Å/min).

아르곤 이온(Ar⁺)만 단독으로 때려 물리적으로 깎아내면 손상만 크고 느립니다 (ER_ion ≈ 3 Å/min).

두 일꾼이 동시에 투입될 때: 이온이 실리콘 표면 격자의 결합을 순간적으로 깨뜨려 활성화시키면, 대기하던 불소 라디칼이 번개처럼 결합하여 휘발성 SiF₄ 가스로 폭발적으로 기화하여 날아갑니다 (ER_total > 100 Å/min).

4. 고종횡비 의존 식각 지연 (ARDE / RIE Lag)

구멍이 깊어질수록 종횡비(AR = Depth / CD)가 높아져 분자 간 충돌보다 벽면 충돌이 지배하는 크누센 확산(Knudsen Diffusion) 영역으로 전환됩니다:

💡
📐 D_K = (d / 3) · √(8 k T / (π · M))
💡
📐 ER(AR) = ER₀ · (1 / 1 + α · AR)

구멍 바닥으로 갈수록 반응성 중성종의 농도가 기하급수적으로 고갈되어, 3D NAND 채널 홀 바닥에서는 식각 속도가 상부 입구 대비 1/5 이하로 급락하는 에칭 스톱(Etch Stop) 위기가 발생합니다.

⚙️ 팹 단위 최선단 플라즈마 식각 공정

공정 모듈물리적 작용 메커니즘팹 투입 장비 및 공정 파라미터
유도 결합 플라즈마 (ICP / TCP)RF 코일로 플라즈마 밀도(n_e > 10¹¹ cm⁻³)를 독립 제어하고, 기판 바이어스로 이온 에너지(E_ion)를 분리 제어Lam Research Kiyo / TEL Tactras. 13.56 MHz 소스 + 2 MHz 바이어스, 압력 2~ 10 mTorr 저압 고이온도
원자층 식각 (ALE: Atomic Layer Etch)1사이클당 0.136 nm(실리콘 원자 1개 층)씩 자기제한(Self-limiting) 화학 흡착과 저에너지 탈착 반복Lam Research Flex ALE. Step 1: Cl₂ 흡착 → Step 2: Ar 퍼지 → Step 3: 저에너지 Ar⁺ 탈착 (<30 eV)
극저온 크라이오 식각 (Cryogenic Etch)기판 온도를 -80~ -60^°C로 냉각하여 측벽에 반응 가스를 응축시켜 보호막 형성, 탄소 잔류물 제로화Tokyo Electron (TEL) Episode / Lam Vantex. 3D NAND 300단 채널 홀 일괄 관통, 종횡비 100:1 극복
보쉬(Bosch) DRIE 공정C₄F₈ 테프론 폴리머 증착(2초)과 SF₆ 고속 실리콘 식각(3초)을 수천 번 고속 스위칭SPTS / Oxford PlasmaPro DRIE. TSV 관통 전극(AR > 20:1) 및 MEMS 센서 깊은 참호 형성

⚠️ 나노 한계 결함 및 현장 해결책

1. 플라즈마 유도 손상(PID: Plasma-Induced Damage)과 안테나 효과:

도체 금속 배선 식각 중 플라즈마 전하가 금속 패턴에 모여 거대한 안테나 역할을 함.

전하가 얇은 게이트 절연막(EOT < 1 nm)으로 흘러 들어가 산화막 결함을 만들고 문턱전압(Vth)을 영구 이동시킴.

해결책: RF 전력을 펄스(Pulsed Plasma, 1~ 10 kHz)로 온/오프하여 전하 축적을 방전시키고, 레이아웃 단계에서 안테나 비율(Antenna Ratio) 제한 및 보호 다이오드 삽입.

2. HARC 홀 비틀림(Twisting) 및 노칭(Notching):

3D NAND 홀 바닥으로 내려갈수록 절연막에 전하가 쌓여 정전기장을 형성, 후속 이온 궤적이 휘어져 바닥이 엉뚱한 방향으로 비틀어지거나(Twisting) 계면 밑바닥이 파여 나가는(Notching) 불량 발생.

해결책: 기판 바이어스에 이중 주파수(Dual Frequency) 및 비대칭 펄스 파형을 인가하여 전하 축적을 중화하고, 저온 크라이오 공정으로 측벽 전도성 폴리머 유도.

📊 식각 방식별 기술 스펙 비교

식각 기술습식 화학 식각 (Wet)전통적 RIE (Capacitive)첨단 ICP 식각원자층 식각 (ALE)극저온 크라이오 (Cryo)
식각 메커니즘순수 화학 반응이온 충격 + 화학 반응고밀도 이온 + 라디칼화학 흡착 + 저에너지 탈착극저온 응축 보호 + 이온
비등방도 (A)0 (완전 등방성)0.8~ 0.90.95~ 0.991.0 (완벽한 수직도)> 0.99 (수직 90°)
달성 종횡비 (AR)< 2:1~ 10:120~ 30:1해당 없음 (원자층 정밀 제어·저손상)> 70~ 100:1 (초고단)
식각 속도빠름 (>1 μm/min)보통 (0.5 μm/min)빠름 (1~ 2 μm/min)극도로 느림 (~0.1 nm/cycle)매우 빠름 (가스 응축)
플라즈마 손상없음 (화학적 무결)큼 (고에너지 이온 충격)보통 (에너지 독립 제어)최소 (에너지 < 30 eV)낮음
주요 적용처세정, 질화막 스트립, BOE레거시 소자, 패시베이션FinFET, 메탈 배선, 게이트GAA 나노시트 릴리즈, 스페이서3D NAND 300단+, DRAM 실린더

🏢 글로벌 식각 장비 시장의 양대 산맥

램리서치 (Lam Research, 미국): 전 세계 플라즈마 식각 장비 시장 1위. Kiyo(유도결합형 폴리/실리콘 식각)와 Flex(유전체 식각), Vantex(극저온 3D NAND 식각) 라인업으로 파운드리와 메모리 라인을 완벽히 장악.

도쿄일렉트론 (TEL, 일본): Tactras 및 Episode 극저온 식각 장비를 무기로 삼성전자와 SK하이닉스의 3D NAND 및 차세대 DRAM HARC 식각 라인에서 램리서치와 치열한 양강 구도 형성.

어플라이드 머티어리얼즈 (AMAT, 미국): Centura 및 Producer 식각 장비를 보유하고 있으나 증착 대비 식각 점유율은 3위권이며, 하드마스크 증착과 식각의 융합 솔루션 공급.

💡 한 줄 요약: 엔지니어링 핵심 고정

플라즈마 식각은 화학 라디칼의 반응성과 수직 가속 이온 충격의 물리적 시너지를 결합하여 3차원 수직 구조를 깎아내는 정밀 가공의 핵심이며, 2nm GAA와 300단 3D NAND는 원자층 식각(ALE)과 영하 80도 극저온 크라이오 식각 기술이 지탱하고 있습니다.

🔗 관련 링크

핸드북 전체 목차 (MOC)

이전: 0.1 단위 공정 — 포토리소그래피 및 첨단 노광

다음: 0.3 단위 공정 — 박막 증착 및 에피택시 성장

GAA 핵심 식각: 3.3 이너 스페이서 및 나노시트 릴리즈

초고종횡비 식각: 4.4 3D NAND 수직 일괄 식각

정본: vol0_2_plasma_etch.md

연계 실시간 산업 동향

총 2건
전자신문10. 1.

도쿄일렉트론·램리서치, 400단 초고적층 V-NAND용 극저온(-80℃) 플라즈마 HARC 식각 장비 납품 경쟁

100대 1 이상의 극단적인 종횡비를 뚫어야 하는 400단 낸드 채널홀 공정을 위해 극저온 냉각 척을 적용한 플라즈마 에처가 양산 팹에 도입되고 있다. 식각 속도를 3배 높이고 비틀림 결함을 차단했다.

극저온 플라즈마 HARC 식각 장비원문
TheElec10. 1.

LPKF, 90억 규모 유리기판 장비 공급 임박

독일 레이저 장비 기업 LPKF가 수십억원 규모의 유리기판 양산용 장비를 공급할 예정이다.LPKF는 최근 아시아의 첨단 패키징 제조업체로부터 넥사 LIDE(Laser Induced Deep Etching) 시스템 구매 의향서(LOI)를 수령했다. 수주 규모는 수백...

'첨단 패키징' 일치 · Ch 6.1 2.5D 인터포저 패키징원문

Deep Dive 연계 학술 논문

총 5편
arXiv:2603.098812026. 3.

4nm FinFET 로직 위에 16MB 저항변화메모리(RRAM)를 적층한 즉시 켜짐(Instant-On) 3D 프로세서

S. Mitra, H.-S. P. Wong, M. M. Sabry et al.

4nm FinFET 상단 배선층에 16MB 비휘발성 RRAM을 모놀리식 3D 적층하여 메모리 버스 지연을 원천 제거하고, 12ns 내에 전체 시스템 체크포인트를 완료하는 무대기 전력 프로세서를 시연했다.

도메인: 반도체 공학 편PDF 원문 열람
arXiv:2603.029812026. 3.

극저온(-90℃) 라디칼 제어 플라즈마를 이용한 130:1 초고종횡비(HARC) 3D 나노 구조 식각

M. Schaepkens, K. Kanarik, R. Gottscho et al.

불화탄소 극저온 플라즈마의 이온-라디칼 플럭스 비를 원자 수준에서 정밀 제어하여 선폭 편차 0.5nm 이하, 마이크로 트렌칭 결함 제로의 130:1 HARC 산화막/질화막 수직 식각을 구현했다.

도메인: 반도체 공학 편PDF 원문 열람
arXiv:2602.051062026. 2.

희석 냉동기 15mK 극저온에서 밀리와트급 전력으로 구동되는 64-큐비트 제어용 28nm CMOS IC

E. Charbon, F. Sebastiano, M. Babaie et al.

초전도 양자 프로세서 냉동기 스테이지에 직접 장착되어 2.4 mW 미만의 극소 전력만 소비하면서 64개 큐비트를 99.85% 충실도로 정밀 펄스 제어하는 28nm Cryo-CMOS 컨트롤러 IC를 개발했다.

도메인: 반도체 공학 편PDF 원문 열람
arXiv:2602.031092026. 2.

14A 노드를 위한 서브 30nm TSV 피치 및 매립형 전력 레일 기반 후면전력공급망(BSPDN)

A. Veloso, G. Sankar, E. Beyne et al.

루테늄 매립형 전력 레일(Buried Power Rail)과 30nm 이하 나노 TSV를 연결한 완전한 후면전력망으로 전원선 저항을 68% 절감하고 14A 마이크로프로세서의 전면 라우팅 병목을 완전히 해소했다.

도메인: 반도체 공학 편PDF 원문 열람
arXiv:2601.144122026. 1.

400단 이상 3D 낸드 채널홀 식각을 위한 120:1 종횡비 극저온(-80℃) 플라즈마 HARC 공정

M. Schaepkens, T. Lill, K. Kanarik et al.

웨이퍼 스테이지 온도를 -80℃로 제어하는 고밀도 불화탄소 유도결합 플라즈마 식각을 통해 보잉(bowing) 결함 없이 120:1 종횡비의 ON 수직 홀을 상온 대비 2.8배 빠른 속도로 관통했다.

도메인: 반도체 공학 편PDF 원문 열람