HBM4 2048-bit 인터페이스 & CXL 풀링

4.6 HBM4 2048-bit 아키텍처, Cu-Cu 하이브리드 본딩 및 CXL 메모리

💡 3초 핵심 요약

1024차선 고속도로를 2048차선으로 뚫고, 땜납(접착제)을 버리고 구리끼리 직접 붙인다. HBM3E의 병목은 “핀을 더 빨리 흔드는 것”이었고, HBM4의 해법은 차선을 두 배로 늘리는 것이다. JEDEC JESD270-4(2025-04)는 인터페이스를 1024-bit → 2048-bit, 채널을 16 → 32로 고정했고, 스택당 바닥 대역폭은 약 2 TB/s(8 Gb/s × 2048-bit). 벤더는 이미 10~11+ Gb/s, 2.5~2.8 TB/s를 찍고 NVIDIA Rubin급 GPU는 스택 8개로 약 20 TB/s를 목표로 한다. 동시에 베이스 다이는 메모리 레거시 로직에서 1세대 TSMC 12nm/5nm(차세대 HBM4E: N3)·삼성 4nm로 넘어가 PHY·컨트롤러를 SoC급으로 끌어올렸고, 마이크로범프(~20 μm 피치)의 물리적 천장 너머에는 범프리스 Cu-Cu 하이브리드 본딩(1~수 μm) 이 대기한다. 패키지 안이 HBM4라면, 랙·클러스터 바깥의 용량 확장은 CXL 2.0/3.0 메모리 풀링이 맡는다. 한 문장으로: 온패키지는 광폭 나노 고속도로, 온랙은 공유 메모리 호수.

🎨 눈으로 보는 핵심 구조도

💡 [3D 공학 정밀 구조도] 차세대(16-Hi) 목표 구조: HBM4 16단 적층 큐브, 무범프 직접 Cu-Cu 하이브리드 본딩(1μm 피치), 2048비트 광대역 버스 및 CXL 3.1 컨트롤러 통합

HBM4 16-Hi 큐브 + 하이브리드 본딩 (이상적 목표 구조)

실제 2026년 HVM HBM4는 대부분 마이크로범프 + MR-MUF/NCF다. 아래는 16-Hi + 범프리스 Cu-Cu가 양산에 안착했을 때의 목표 단면이다. 범프 갭이 사라지면 같은 높이 예산에 DRAM 코어를 더 넣을 수 있다.

flowchart TD
    NV["NVIDIA<br/>(HBM4 스펙 정의 · 품질 승인 · 물량 쿼터 배분)"]
    NV --> SK["SK하이닉스<br/>+ TSMC CoWoS 제휴<br/>1c nm HBM4 + TSMC 12nm(표준)/N5(커스텀) 베이스 다이 (차세대 HBM4E: N3)"]
    NV --> SEC["삼성전자<br/>올인원 턴키 솔루션<br/>1c nm DRAM + S.LSI 파운드리 4nm + AVP 첨단 패키징"]
    NV --> MU["마이크론 (Micron)<br/>1β nm 기반 12H/16H HVM<br/>차세대 커스텀 ASIC 생태계 제휴"]

SK하이닉스–TSMC 연합. HBM3E 사이클의 승자. HBM4도 개발 완료(2025-09) 후 램프. 베이스를 TSMC에 맡기면 CoWoS 정렬·PHY IP·NVIDIA 패키지 레시피가 한 줄로 이어진다. 대가는 파운드리·패키징 의존. 2026년 Rubin HBM4 물량에서 하이닉스 비중이 크다는 공급망 전언이 반복된다.

삼성 턴키. 메모리 + 4 nm 베이스 + 첨단 패키징을 한 지붕 아래. 장점: 커스텀 루프, HCB 투자, 속도 공칭(11.7~13 Gb/s, HBM4E 16 Gb/s 시연). 단점: 과거 HBM3E 퀄 지연의 트라우마, HCB 조기 수율. “한 회사가 다 한다”는 해자이자 단일 장애점.

엔비디아–마이크론. 마이크론은 3위 공급자에서 실제 제3 소스가 됐다. 36 GB 12H HVM, >11 Gb/s, >2.8 TB/s. NVIDIA는 공급 다변화와 가격 레버리지가 필요하고, 마이크론은 HBM 믹스를 올려 ASP를 Milky Way급으로 끌어올린다. 일부 보도는 특정 Rubin SKU에서 마이크론 비참여를 말하지만, GTC 2026 기준 마이크론은 Rubin용 HVM을 명시했다. SKU·분기별로 공급 맵이 바뀐다.

그 외. AMD, Broadcom, 클라우드 ASIC(Google/Amazon/Microsoft)도 HBM4·cHBM 수요자. 중국 가속기는 수출통제 하에서 HBM 접근이 제한되어 생태계가 더 서구·한국·대만 삼각으로 굳는다. 장비는 하이브리드 본더, CMP, 고단 몰드, CoWoS 인터포저가 메모리 캡엑스를 로직 패키징 캡엑스로 전염시킨다.

실무 체크리스트 (아키텍트·패키징·시스템)

🔗 관련 링크

핸드북 내부 연계 학습:

*이 챕터는 2026년 9월 기준 공개 표준·벤더 공칭·업계 보도를 교차했다. 핀레이트·수율·공급 지분은 NVIDIA 퀄 빈과 분기에 따라 움직인다. 설계 확정 전 JEDEC 문서와 해당 벤더 datasheet를 1차 소스로 확인할 것.*